PERTEMUAN 12 PENCACAH

dokumen-dokumen yang mirip
PERTEMUAN 12 PENCACAH

REGISTER DAN COUNTER.

=== PENCACAH dan REGISTER ===

BAB VIII REGISTER DAN COUNTER

Register & Counter -7-

=== PERANCANGAN RANGKAIAN SEKUENSIAL ===

BAB I PENDAHULUAN. 1.2 Rumusan Masalah 1. Apa pengertian Counter? 2. Apa saja macam-macam Counter? 3. Apa saja fungsi Counter?

PENCACAH (COUNTER) DAN REGISTER

ABSTRAK. Kata Kunci : Counter, Counter Asinkron, Clock

1). Synchronous Counter

Percobaan 6 PENCACAH (COUNTER) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

LEMBAR TUGAS MAHASISWA ( LTM )

1). Synchronous Counter

BAB VIII COUNTER (PENCACAH)

adalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian

FLIP-FLOP (BISTABIL)

FLIP - FLOP. Kelompok : Angga Surahman Sudibya ( ) Ma mun Fauzi ( ) Mudesti Astuti ( ) Randy Septiawan ( )

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

PERTEMUAN 10 RANGKAIAN SEKUENSIAL

Sistem Digital. Sistem Angka dan konversinya

APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

LAB #5 REGISTER, SYNCHRONOUS COUNTER AND ASYNCHRONOUS COUNTER

Rangkaian Sequensial. Flip-Flop RS

COUNTER ASYNCHRONOUS

Operasi Counting Q 1 Q 2. Pulsa clock Belum ada pulsa Setelah pulsa # Setelah pulsa # 2

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

REGISTER. uart/reg8.html

BAB VIII REGISTER DAN COUNTER

BAB VII REGISTER. Keluar dan masuknya data ke dalam register dapat dilakukan dengan 2 cara:

JENIS-JENIS REGISTER (Tugas Sistem Digital)

BAB III COUNTER. OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter

PERCOBAAN 6 COUNTER ASINKRON

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

BAB 7 REGISTER Register

TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro

8. TRANSFER DATA. I. Tujuan

6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.

Bab XI, State Diagram Hal: 226

COUNTER ASYNCHRONOUS

Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November

MAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR

Kuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

Percobaan 5 FLIP-FLOP (MULTIVIBRATOR BISTABIL) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

FLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop

PENCACAH. Gambar 7.1. Pencacah 4 bit

Konsep dasar perbedaan

MODUL I GERBANG LOGIKA DASAR

7.1. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF.

BAB VII DASAR FLIP-FLOP

Hanif Fakhrurroja, MT

R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL

SISTEM DIGITAL 1. PENDAHULUAN

BAB 4 RANGKAIAN LOGIKA DIGITAL SEKUENSIAL. 4.1 Flip-Flop S-R

LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014

Review Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto

PRAKTIKUM TEKNIK DIGITAL

BAB I Tujuan BAB II Landasan Teori

PERCOBAAN 4 FLIP-FLOP 2

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA

KEGIATAN BELAJAR 1 SISTEM KOMPUTER

1. Konsep Sistem Bilangan 2. Konsep Gerbang Logika 3. Penyederhanaan logika 4. Konsep Flip-Flop (Logika Sequensial) 5. Pemicuan Flip-Flop 6.

BAB VI RANGKAIAN ARITMATIKA

Sistem Digital. Flip-Flop -6- Sistem Digital. Missa Lamsani Hal 1

BAB VII FLIP FLOPS. Gate-gate logika kombinatorial. Elemenelemen. memori. Input-input eksternal. Gambar 7.1 Diagram Sistem Digital Umum

LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL

DCH1B3 Konfigurasi Perangkat Keras Komputer

PERTEMUAN 11 REGISTER. misc/30-uart/reg8.html

Transfer Register. Andang, Elektronika Komputer Digital 1

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

Rangkaian Sekuesial. [Rangkaian Sekuensial] BAB V

MODUL IV FLIP-FLOP. Gambar 4.1 Rangkaian RS flip-flop dengan gerbang NAND dan NOR S Q Q R

Finite State Machine (FSM)

Modul 7 : Rangkaian Sekuensial 3

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

Percobaan 7 REGISTER (PENCATAT) Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

3.TEORI SINGKAT 3.1. BILANGAN BINER

= = = T R = sifat memori. 2. Monostable. Rangkaian. jadi. C perlahan naik. g muatan. pulsa. Lab Elektronika. terjadi di. Industri. Iwan.

PERCOBAAN 2. FLIP-FLOP

PARADIGMA VOL. IX. NO. 3, AGUSTUS 2007

PROGRAM LOGIC ARRAY (PLA) SEBAGAI MEDIA PEMROGRAMAN PROGRAMMABLE READ ONLY MEMORY (PROM) Oleh : Dedi Saputra

Kegiatan Belajar 4 : Sistem Elektronika Digital Capaian Pembelajaran Mata Kegiatan Memahami Dasar-Dasar Elektronika Digital Sub Capaian Pembelajaran

SISTEM KEAMANAN DENGAN MENGGUNAKAN CHIP EPROM TUGAS AKHIR OLEH: DIMAS ANGGIT ARDIYANTO

ANALOG TO DIGITAL CONVERTER

MODUL PRAKTIKUM RANGKAIAN DIGITAL

BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang

5.1. TUJUAN 1. Mengenal, mengerti dan memahami operasi dasar rangkaian flip-flop. 2. Mengenal berbagai macam IC flip-flop.

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL

Tugas Mata Kuliah Pengantar Sistem Digital

RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum

Eko Didik Widianto. 23 Maret 2014

MODUL DASAR TEKNIK DIGITAL

dan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro

BAB I : APLIKASI GERBANG LOGIKA

RANGKAIAN PEMBANDING DAN PENJUMLAH

GERBANG LOGIKA & SISTEM BILANGAN

Lutfi Rasyid Nur Hidayat PTI D / SHIFT REGISTER

PERCOBAAN 11. CODE CONVERTER DAN COMPARATOR

Transkripsi:

PERTEMUAN 12 PENCACAH

Sasaran Pertemuan 12 Mahasiswa diharapkan mengerti tentang Pencacah yang terdiri dari : - Riple Counter - Pencacah Sinkron - Pencacah Lingkar - Pencacah Turun naik - Pencacah Mod 10

PENCACAH Pencacah merupakan suatu rangkaian logika(sekuensial)/ rangkaian sirkuit digital yang kadang-kadang berbentuk chip,yang berfungsi untuk mencacah jumlah pulsa pada bagian input dan keluaran berupa digit biner, dengan saluran tersendiri untuk setiap pangkat dua 2 0, 2 1, 2 2 dan seterusnya yang umumnya dihasilkan dari oskilator. Penghitung ini bisa menghitung pulsa

secara biner murni (binary counter), atau bisa menghitung secara desimal terkodekan secara biner (decimal counter).hal ini dikarenakan counter membutuhkan karakteristik memori. Pewaktu (timer) memegang peranan penting dalam pengoperasian counter. Counter digital memiliki karakteristik penting sbb: 1.Jumlah hitungan maksimum (Modulus counter) 2.Menghitung ke atas atau ke bawah 3.Operasi asinkron atau sinkron 4.Bergerak bebas atau berhenti sendiri

Sebagaimana dengan rangkaian sekuensial yang lain, untuk menyusun counter digunakan flipflop. Penggunaan counter adalah: untuk menghitung banyaknya detak pulsa dalam waktu yang tersedia (pengukuran frekuensi), membagi frekuensi dan penyimpan data seperti dalam clock digital, dan dalam pengurutan alamat serta dalam beberapa rangkaian aritmatika

Contoh Rangkaian Pencacah

1. Pencacah Riak (Ripple Counter) Adalah suatu pencacah asinkron yang disusun dari beberapa flip-flop dalam hubungan kaskade (seri). Perubahan pada keadaan merupakan suatu reaksi berantai yang beriak melalui pencacah. Oleh karena itu pencacah ini disebut pencacah riak. High Q 3 J 3 Q 2 J 2 Q 1 J 1 Q 0 J 0 Q 3 K 3 Q 2 K 2 Q 1 K 1 Q 0 K 0 CLR

Diagram pewaktuan ripple counter Clock FF1 FF2 FF3 FF4

Contoh Pemakaian Ripple Counter

2. Pencacah Sinkron(Synchronous Counter) Pencacah ini dibuat untuk mengilangkan penundaan riak pada pencacah riak Q 3 J 3 Q 2 J 2 Q 1 J 1 Q 0 J 0 Tinggi Q 3 K 3 Q 2 K 2 Q 1 K 1 Q 0 K 0 CLR

Bilamana bit pindahan merambat melalui deretan n-buah flip-flop,maka waktu tunda propagasi total yang dialaminya adalah ntp. Oleh sebab itu,pencacah-pencacah riak merupakan piranti yang terlalu lambat untuk beberapa pemakaian tertentu.guna mengatasi masalah penundaan-riak (ripple-delay) tersebut, dapat digunakan sebuah pencacah sinkron (synchronous counter).

3. Pencacah Putar/Lingkar (Ring Counter) Adalah suatu pencacah yang menghasilkan kata dengan 1 bit tinggi, yang digeser satu posisi pada setiap pulsa detak Q 3 D 3 Q 2 D 2 Q 1 D 1 Q 0 PR D 0 CLR CLR CLR CLR

Gambar diatas memperlihatkan sebuah pencacah putar yang disusun dari flip-flop D. Keluaran Q0 memberikan masukan D1, keluaran Q1 memberikan masukan D2 dan seterusnya. Karena itu pencacah putar menyerupai register geser kiri sebab bit-bit data digeser kekiri 1 posisi bit pada setiap tepi positif dari detak. Akan tetapi rangkaian ini mempunyai perbedaannya karena keluaran akhir dari rangkaian ini diumpan balikan masukan D0, operasi semacam ini disebut putar kekiri (rotate left).

Bit-bit data digeser kekiri dan diumpankan kembali kebagian masukan. Apabila CRL menjadi rendah dan kemudian menjadi tinggi lagi maka kata luaran pertama adalah Q=0001 Tepi positif pulsa detak yang pertama menggeser MSB kedalam posisi LSB. Bit-bit yang lain bergeser kekiri 1 posisi. Dengan ini keluaran menjadi Q=0010

Sesudah tepi positif yang ketiga kata keluaran menjadi Q=1000 Tepi positif yang keempat akan memulai kembali siklus yang sama, karena pemutaran kekiri menghasilkan Q=0001 Bit satu yang dimpan berpindah tempat mengikuti lintasan lingkaran yaitu bergerak kekiri melalui semua flip-flop sampai dikirimkan kembali oleh flipflop terakhir kepada flip-flop pertama. Dengan demikian rangkaian ini disebut pencacah putar (pencacah lingkar).

Contoh berikut Pencacah putar dengan jumlah bit lebih besar

Tambahkan lagi sejumlah flip-flop maka anda dapat membangun sebuah pencacah putar yang lebih panjang. Dengan enam buah flip-flop kita memperoleh sebuah pencacah putar 6bit.Disini,sinyal CLR mereset semua flip-flop kecuali flip-flop LSB.Kata keluaran berturut-turut adalah: Q =000001 (0) Q = 001000 (3) Q =000010 (1) Q = 010000 (4) Q =000100 (2) Q = 100000 (5)

Setiap kata diatas hanya memiliki 1 bit tinggi. Kata pertama menyatakan angka decimal 0 dan kata terakhir bersesuaian dengan angka decimal 5.Jika pencacah putar memiliki n buah flip-flop,maka kata terakhir merupakan representasi biner dari angka decimal n-1

4. Pencacah Mod-10 Modulus dari suatu pencacah adalah jumlah keadaan keluaran yang dimilikinya. Sebuah pencacah riak 4-bit mempunyai modulus 16, yang menyatakan adanya 16 keadaan keluaran berbeda dengan nomor dari 0000 sampai 1111. Dengan mengubah desain, dapat dibuat sebuah pencacah dengan modulus yang diinginkan.

Berikut ini adalah rangkaian pencacah bermodulus 10 (mod-10). Pencacah mod- 10 dikenal juga sebagai rangkaian pembagi-10 (divide-by-10 circuit) atau pencacah dekade (decade counter). High Q 3 J 3 Q 2 J 2 Q 1 J 1 Q 0 J 0 CLK Q 3 K 3 Q 2 K 2 Q K 1 Q 0 K 0 CLR Y

Pencacahan sekuensial berurutan dari counter modulo-10 adalah dari 0000 sampai 1001 (0 hingga 9 desimal). Counter mod-10 memiliki 4 bit dengan harga: 8-an, 4-an, 2-an dan 1-an. Untuk itu dibutuhkan empat flip-flop yang dihubungkan seperti ripple counter. Kita harus menambahkan gerbang NAND untuk menghapus (clear) semua flip-flop kembali ke keadaan nol segera sesudah hitungan ke 10. Karena modulus-10 menghitung hingga 9 (1001),

maka hitungan berikut (10-1010) digunakan untuk menghasilkan pulsa reset. Hal ini dilakukan dengan mengumpankan kedua logika 1 pada 1010 kedalam gerbang NAND yang akan mereset seluruh flip-flop kembali ke 0000 lagi. Maka counter akan menghitung mulai 0000 hingga 1001 lagi. Counter jenis ini juga disebut decade counter (decade berarti sepuluh). Dengan menggunakan gerbang NAND, kita dapat membuat sejumlah counter modul yang lain, dengan tetap memperhatikan logika 1 sebagai tanda tercapainya batas penghitungan.

Counter ini dapat dibangun dari berberapa flip-flop individual, namun juga diproduksi keempat flip-flop dalam satu paket IC, yang bahkan sudah menyertakan gerbang reset NAND seperti IC 7493. Urutan pencacahan Counter modul-10: Q =0000 (0) Q =0110 (6) Q =0001 (1) Q =0111 (7) Q =0100 (2) Q =1000 (8) Q =0011 (3) Q =1001 (9) Q =0100 (4) Q =0000 (0) Q =0101 (5)

5. Pencacah Turun (Down Counter) Pencacah turun (down counter) dapat melakukan pencacahan dari 1111 sampai 0000 atau secara desimal dari 9 sampai dengan hitungan 0 Pencacah ini hampir sama dengan up counter. Perbedaanya hanya dalam muatan dari flip flop pertama ke flip flop kedua ke flip flop ke tiga. Up counter membawa dari Q ke masukan CLK dari flip flop selanjutnya. Pencacah ke bawah membawa komplemen Q (bukan Q) ke masukan CLK dari flip flop selanjutnya.

PRE High Q 3 J 3 Q 2 J 2 Q 1 J 1 Q 0 J 0 CLK Q 3 K 3 Q 2 K 2 Q K 1 Q 0 K 0

Counter yang menghitung dari bilangan besar ke kecil disebut down counter. Pada rangkaian counter asinkron diatas, hal itu dapat dibangun dengan mudah dengan memindahkan input clock dari Q menjadi Q. Sedangkan contoh untuk down counter sinkron modulus-8 adalah seperti gambar 6.5 berikut.

6. Pencacah Naik-Turun (Up-down counter) Pencacah ini dapat menghitung naik (up counter) yang menghitung dari bilangan yang kecil ke bilangan yang lebih besar, juga dapat menghitung turun (down counter) yang menghitung dari bilangan yang besar ke bilangan yang lebih kecil.

ATAS Q 2 Q 2 Q 1 Q 1 Q 0 Q 0 High Q 3 J Q 2 J Q 1 J Q 0 J Q 3 K Q 2 K Q 1 K Q 0 K CLK CLR

Skema diatas menunjukan cara menyusun sebuah pencacah naik-turun. Keluaran flip-flop dihubungkan dengan jaringan pengarah pengemudi (steering network ), sebuah sinyal kendali UP menghasilkan baik pencacahan turun maupun naik. Apabila sinyal UP merupakan tingkat logika rendah..q2,q1 dan Q0 akan disalurkan ke masukan-masukan detak,ini akan menghasilkan pencacah turun,dipihak lain, apabila UP tinggi, Q2, Q1 dan Q0 menggerakkan masukanmasukan detak, dan rangkaian menjadi sebuah pencacah naik.

7. Counter Berhenti Sendiri (PRESET) Counter yang kita bicarakan selama ini merupakan counter yang terus menghitung dalam siklus yang terus berputar. Kadang kala dibutuhkan counter yang berhenti menghitung ketika hitungan yang diinginkan tercapai. baik counter naik maupun turun dapat dihentikan setelah hitungan tertentu dengan menggunakan gerbang logika atau gerbang kombinasional

Output dari gate diumpan balikkan ke input J dan K dari flip-flop pertama pada ripple counter. Logika 0-0 pada input J dan K dari FF1 akan menahan output tetap sama. Hal ini menghentikan togel dari FF1. Contoh rangkaian digambarkan pada Gambar 6.6, dimana counter turun berhenti pada 000, dan untuk memulai lagi penghitungan harus dengan memberi logika 0 pada preset.

PENCACAH Pencacah merupakan suatu rangkaian logika(sekuensial)/ rangkaian sirkuit digital yang kadang-kadang berbentuk chip,yang berfungsi untuk mencacah jumlah pulsa pada bagian input dan keluaran berupa digit biner, dengan saluran tersendiri untuk setiap pangkat dua 2 0, 2 1, 2 2 dan seterusnya yang umumnya dihasilkan dari oskilator. Penghitung ini bisa menghitung pulsa

secara biner murni (binary counter), atau bisa menghitung secara desimal terkodekan secara biner (decimal counter).hal ini dikarenakan counter membutuhkan karakteristik memori. Pewaktu (timer) memegang peranan penting dalam pengoperasian counter. Counter digital memiliki karakteristik penting sbb: 1.Jumlah hitungan maksimum (Modulus counter) 2.Menghitung ke atas atau ke bawah 3.Operasi asinkron atau sinkron 4.Bergerak bebas atau berhenti sendiri

Sebagaimana dengan rangkaian sekuensial yang lain, untuk menyusun counter digunakan flipflop. Penggunaan counter adalah: untuk menghitung banyaknya detak pulsa dalam waktu yang tersedia (pengukuran frekuensi), membagi frekuensi dan penyimpan data seperti dalam clock digital, dan dalam pengurutan alamat serta dalam beberapa rangkaian aritmatika

Contoh Rangkaian Pencacah

1. Pencacah Riak (Ripple Counter) Adalah suatu pencacah asinkron yang disusun dari beberapa flip-flop dalam hubungan kaskade (seri). Perubahan pada keadaan merupakan suatu reaksi berantai yang beriak melalui pencacah. Oleh karena itu pencacah ini disebut pencacah riak. High Q 3 J 3 Q 2 J 2 Q 1 J 1 Q 0 J 0 Q 3 K 3 Q 2 K 2 Q 1 K 1 Q 0 K 0 CLR

Diagram pewaktuan ripple counter Clock FF1 FF2 FF3 FF4

Contoh Pemakaian Riple Counter

2. Pencacah Sinkron(Synchronous Counter) Pencacah ini dibuat untuk mengilangkan penundaan riak pada pencacah riak Q 3 J 3 Q 2 J 2 Q 1 J 1 Q 0 J 0 Tinggi Q 3 K 3 Q 2 K 2 Q 1 K 1 Q 0 K 0 CLR

Bilamana bit pindahan merambat melalui deretan n-buah flip-flop,maka waktu tunda propagasi total yang dialaminya adalah ntp.oleh sebab itu,pencacah-pencacah riak merupakan piranti yang terlalu lambat untuk beberapa pemakaian tertentu.guna mengatasi masalah penundaan-riak (ripple-delay) tersebut, dapat digunakan sebuah pencacah sinkron (synchronous counter).

3. Pencacah Putar/Lingkar (Ring Counter) Adalah suatu pencacah yang menghasilkan kata dengan 1 bit tinggi, yang digeser satu posisi pada setiap pulsa detak Q 3 D 3 Q 2 D 2 Q 1 D 1 Q 0 PR D 0 CLR CLR CLR CLR

Gambar diatas memperlihatkan sebuah pencacah putar yang disusun dari flip-flop D. Keluaran Q0 memberikan masukan D1, keluaran Q1 memberikan masukan D2 dan seterusnya. Karena itu pencacah putar menyerupai register geser kiri sebab bit-bit data digeser kekiri 1 posisi bit pada setiap tepi positif dari detak. Akan tetapi rangkaian ini mempunyai perbedaannya karena keluaran akhir dari rangkaian ini diumpan balikan masukan D0, operasi semacam ini disebut putar kekiri (rotate left).

Bit-bit data digeser kekiri dan diumpankan kembali kebagian masukan. Apabila CRL menjadi rendah dan kemudian menjadi tinggi lagi maka kata luaran pertama adalah Q=0001 Tepi positif pulsa detak yang pertama menggeser MSB kedalam posisi LSB. Bit-bit yang lain bergeser kekiri 1 posisi. Dengan ini keluaran menjadi Q=0010

Sesudah tepi positif yang ketiga kata keluaran menjadi Q=1000 Tepi positif yang keempat akan memulai kembali siklus yang sama, karena pemutaran kekiri menghasilkan Q=0001 Bit satu yang dimpan berpindah tempat mengikuti lintasan lingkaran yaitu bergerak kekiri melalui semua flip-flop sampai dikirimkan kembali oleh flip-flop terakhir kepada flip-flop pertama. Dengan demikian rangkaian ini disebut pencacah putar (pencacah lingkar).

Contoh berikut Pencacah putar dengan jumlah bit lebih besar

Tambahkan lagi sejumlah flip-flop maka anda dapat membangun sebuah pencacah putar yang lebih panjang. Dengan enam buah flip-flop kita memperoleh sebuah pencacah putar 6bit.Disini,sinyal CLR mereset semua flip-flop kecuali flip-flop LSB.Kata keluaran berturut-turut adalah: Q =000001 (0) Q = 001000 (3) Q =000010 (1) Q = 010000 (4) Q =000100 (2) Q = 100000 (5)

Setiap kata diatas hanya memiliki 1 bit tinggi. Kata pertama menyatakan angka decimal 0 dan kata terakhir bersesuaian dengan angka decimal 5.Jika pencacah putar memiliki n buah flip-flop,maka kata terakhir merupakan representasi biner dari angka decimal n-1

4. Pencacah Mod-10 Modulus dari suatu pencacah adalah jumlah keadaan keluaran yang dimilikinya. Sebuah pencacah riak 4-bit mempunyai modulus 16, yang menyatakan adanya 16 keadaan keluaran berbeda dengan nomor dari 0000 sampai 1111. Dengan mengubah desain, dapat dibuat sebuah pencacah dengan modulus yang diinginkan.

Berikut ini adalah rangkaian pencacah bermodulus 10 (mod-10). Pencacah mod-10 dikenal juga sebagai rangkaian pembagi-10 (divide-by-10 circuit) atau pencacah dekade (decade counter). High Q 3 J 3 Q 2 J 2 Q 1 J 1 Q 0 J 0 CLK Q 3 K 3 Q 2 K 2 Q K 1 Q 0 K 0 CLR Y

Pencacahan sekuensial berurutan dari counter modulo-10 adalah dari 0000 sampai 1001 (0 hingga 9 desimal). Counter mod-10 memiliki 4 bit dengan harga: 8-an, 4-an, 2-an dan 1-an. Untuk itu dibutuhkan empat flip-flop yang dihubungkan seperti ripple counter. Kita harus menambahkan gerbang NAND untuk menghapus (clear) semua flip-flop kembali ke keadaan nol segera sesudah hitungan ke 10. Karena modulus-10 menghitung hingga 9 (1001),

maka hitungan berikut (10-1010) digunakan untuk menghasilkan pulsa reset. Hal ini dilakukan dengan mengumpankan kedua logika 1 pada 1010 kedalam gerbang NAND yang akan mereset seluruh flip-flop kembali ke 0000 lagi. Maka counter akan menghitung mulai 0000 hingga 1001 lagi. Counter jenis ini juga disebut decade counter (decade berarti sepuluh). Dengan menggunakan gerbang NAND, kita dapat membuat sejumlah counter modul yang lain, dengan tetap memperhatikan logika 1 sebagai tanda tercapainya batas penghitungan.

Counter ini dapat dibangun dari berberapa flip-flop individual, namun juga diproduksi keempat flip-flop dalam satu paket IC, yang bahkan sudah menyertakan gerbang reset NAND seperti IC 7493. Urutan pencacahan Counter modul-10: Q =0000 (0) Q =0110 (6) Q =0001 (1) Q =0111 (7) Q =0100 (2) Q =1000 (8) Q =0011 (3) Q =1001 (9) Q =0100 (4) Q =0000 (0) Q =0101 (5)

5. Pencacah Turun (Down Counter) Pencacah turun (down counter) dapat melakukan pencacahan dari 1111 sampai 0000 atau secara desimal dari 9 sampai dengan hitungan 0 Pencacah ini hampir sama dengan up counter. Perbedaanya hanya dalam muatan dari flip flop pertama ke flip flop kedua ke flip flop ke tiga. Up counter membawa dari Q ke masukan CLK dari flip flop selanjutnya. Pencacah ke bawah membawa komplemen Q (bukan Q) ke masukan CLK dari flip flop selanjutnya.

PRE High Q 3 J 3 Q 2 J 2 Q 1 J 1 Q 0 J 0 CLK Q 3 K 3 Q 2 K 2 Q K 1 Q 0 K 0

Counter yang menghitung dari bilangan besar ke kecil disebut down counter. Pada rangkaian counter asinkron diatas, hal itu dapat dibangun dengan mudah dengan memindahkan input clock dari Q menjadi Q. Sedangkan contoh untuk down counter sinkron modulus-8 adalah seperti gambar 6.5 berikut.

6. Pencacah Naik-Turun (Up-down counter) Pencacah ini dapat menghitung naik (up counter) yang menghitung dari bilangan yang kecil ke bilangan yang lebih besar, juga dapat menghitung turun (down counter) yang menghitung dari bilangan yang besar ke bilangan yang lebih kecil.

ATAS Q 2 Q 2 Q 1 Q 1 Q 0 Q 0 High Q 3 J Q 2 J Q 1 J Q 0 J Q 3 K Q 2 K Q 1 K Q 0 K CLK CLR

Skema diatas menunjukan cara menyusun sebuah pencacah naik-turun.keluaran flip-flop dihubungkan dengan jaringan pengarah pengemudi (steering network ),sebuah sinyal kendali UP menghasilkan baik pencacahan turun maupun naik.apabila sinyal UP merupakan tingkat logika rendah..q2,q1 dan Q0 akan disalurkan ke masukan-masukan detak,ini akan menghasilkan pencacah turun,dipihak lain,apabila UP tinggi,q2,q1 dan Q0 menggerakkan masukan-masukan detak,dan rangkaian menjadi sebuah pencacah naik.

7. Counter Berhenti Sendiri (PRESET) Counter yang kita bicarakan selama ini merupakan counter yang terus menghitung dalam siklus yang terus berputar. Kadang kala dibutuhkan counter yang berhenti menghitung ketika hitungan yang diinginkan tercapai. baik counter naik maupun turun dapat dihentikan setelah hitungan tertentu dengan menggunakan gerbang logika atau gerbang kombinasional

Output dari gate diumpan balikkan ke input J dan K dari flip-flop pertama pada ripple counter. Logika 0-0 pada input J dan K dari FF1 akan menahan output tetap sama. Hal ini menghentikan togel dari FF1. Contoh rangkaian digambarkan pada Gambar 6.6, dimana counter turun berhenti pada 000, dan untuk memulai lagi penghitungan harus dengan memberi logika 0 pada preset.

THE END