BAB IV. COUNTER TUJUAN : Setelah mempelajari bab ini mahasiswa diharapkan mampu : Menjelaskan prinsip dasar Counter Membuat Counter dasar dengan prinsip sekuensial Membedakan operasi dan karakteristik Counter Sinkron dan Asinkron Menganalisa Counter melalui timing diagram Membuat Counter Mod-N Mendisain bermacam-macam aplikasi Counter menggunakan eksternal gate Mengoperasikan IC Counter Mengoperasikan Up-Down Counter
Counter : Sebuah rangkaian sekuensial yang mengeluarkan urutan statestate tertentu,yang merupakan aplikasi dari pulsa-pulsa inputnya Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah kejadian/event atau untuk menghitung pembangkit waktu Counter yang mengeluarkan urutan biner dinamakan Biner Counter Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari sampai 2n -
Operasi Counting 2 2 2 2 2 COMMENT Belum ada pulsa Setelah pulsa # Setelah pulsa # 2 Setelah pulsa # 3 Setelah pulsa # 4 Setelah pulsa # 5 Setelah pulsa # 6 Setelah pulsa # 7 Setelah pulsa # 8 recycle ke Setelah pulsa # 9 Setelah pulsa # Setelah pulsa # Pulsa clock 2 3 4 5 6 7 8 9 2
Counter dari Rangkaian Sekuensial PRESENT STATE NEXT STATE INPUT FLIP-FLOP A 2 A A A 2 A A TA 2 TA TA Diagram State 3-bit Binary Counter Tabel Eksitasi 3-bit Binari Counter
COUNTER SYNKRON & ASYNKRON Ada dua jenis counter yaitu :. Asyncronous counter 2. Syncronous counter Asyncronous couter disebut ripple trough counter/serial counter,karena output masing-masing flip-flop yang digunakan akan bergulingan(berubah kondisi dari ke atau sebaliknya)secara berurutan.hal ini karena flip-flop yang paling ujung saja yang dikendalikan sinyal clock,sedangkan sinyal lainnya diambil dari masing-masing flip-flop sebelunmnya. Syncronous counter,output flip-flop yang digunakan bergulingan secara serempak.hal ini disebabkan karena masingmasing flip-flop tersebut dikendalikan secara serempak oleh satu sinyal clock.oleh sebab itu syncronous counter disebut pararel counter
Asyncronous Counter A(LSB) B C D(MSB) Clock A B C D Clock Syncronous Counter A B C A B C D D
ASYNCRONOUS COUNTER (RIPPLE COUNTER) Ripple Counter = Asynchronous Counter Counter terdiri dari beberapa Flip-Flop pada bit di-cascadekan. Pada Ripple Counter, output dari Flip-Flop pada bit dengan level yang lebih rendah menjadi input dari Fip-Flop pada bit berlevel lebih tinggi. Dengan kata lain, input clock dari masing-masing Flip-Flop berasal dari output Flip-flop yang lain. A A A2 I Clock input I J K I I J K I I J K 3-bit binary Ripple Counter
ulsa Clock 2 3 4 5 6 7 8 9 A A ` A 2 2 3 4 5 6 7 2 Timing diagram dari 3-bit binary Ripple Counter Delay Propagasi pada Ripple Counter 2 3 4 5 Pulsa Clock A t t PLH PLH A t t PLH 2 PLH 2 t PLH 3 A2 t t t PLH PLH 2 PLH 3
Clock input Counter Modulo N Contoh: MOD bilangan 2 n Dimana: N= jumlah Flip-Flop = jumlah bit input Counter MOD 8 ada 3flip-flop Counter MOD 6 ada 4 flip-flop I I A A A 2 A 3 J I J I J I J K I K I K I K DECIMAL A A COUNT A 2 3 4 5 6 7 8 9 2 3 4 5 A3 2 Binary Ripple Counter MOD 6
MOD Bilangan < 2 n Contoh: Counter MOD menggunakan 3 FF Counter MOD menggunakan 4 FF menggunakan tambahan gerbang-gerbang eksternal Cara : Mode Toggle Buat input-input j dan k setiap flip-flop bernilai Gunakan tabel kebenaran untuk menentukan hitungannya. Jika counter mencapai nilai bilangan, harus di-reset ke nilai Dengan gerbang-gerbang logika, masukkan input dari flip-flop yang bersesuaian ke input Clear (RD) dari seluruh FF. Jika perlu, dapat ditambahkan rangkaian pemilih.
Contoh: Desain Binary Up Counter MOD 6 Pada hitungan 6 (),counter kembali reset menjadi (). Ada kondisi dimana A2 = A= berubah menjadi A2 = dan A = Agar A2 dan A bersama-sama mencapai nilai,maka harus di-nand kan, dan hasilnya diberikan kepada input Clear dari seluruh Flip-Flop. DECIMAL A A COUNT 2 3 4 5 2 3 A2 I A I A I A 2 I J I J I J Clock input I K I K I K A2 A
Cara 2: Metode Sintesa Rangkaian ). Buat Tabel PS-NS dan Tabel eksitasi dari FF yang dipakai 2). Gunakan langkah-langkah dalam sintesa rangkaian untuk mendapatkan inputinput masing-masing Flip-Flop Contoh: Desain Binary Up Counter MOD 6 PRESENR STATE NEXT STATE NILAI EKSTANSI 2 A A A2 A A JA2 KA2 JA KA JA KA d d d d d d d d d d d d d d d d d d d d d d d d A
AA A2 d d d d JA2 = AA AA A2 d d d d JA = A 2A AA A2 d d d d AA A2 d d d d KA2 = A+A A2AA d d d KA = A2+A A2 AA d d d d JA = A +A 2 KA = K-Map untuk mendapatkan rangkaian Binary Up Conter MOD-6
A A A2 Cp J > K J J > > 2 K K Up Counter MOD-6 (dengan metode sintesa rangk. Sekuensial) Cp A A A2 2 3 4 5 2 3
UP counter (penyacah maju tak sinkron) a (LSB) b c d (MSB) clock J J J J A B C D k k k k UP Counter 4 Bit
Gelombang Ouput a, b, c dan d 2 3 4 5 6 7 8 9 2 3 4 A B C D
Frekuensi Ouput a, b, c dan d a = ½ frekuensi sinyal clock b = ½ frekuensi a = ¼ frekuensi sinyal clock c = ½ frekuensi b = /8 frekuensi sinyal clock d = ½ frekuensi c = /6 frekuensi sinyal clock CARA KERJA :.Output flip-flop (a) akan berguling setiap pulsa clock ( ke atau ke ) 2.Output flip-flop yang lain akan bergulingan bila output flip-flop sebelumnya berganti kondisi dari ke
3. Sebelum sinyal clock dijalankan, pertama kali masingmasing Flip-fliop di reset :. 4. Setelah sinyal clock dijalankan, pulsa pertama menyebabkan qa berguling dari ke sehingga rangkaian tersebut mulai menghitung : 5. Pulsa clock kedua menyebabkan ga berguling dari ke sehingga gb akan berguling dari ke dan hitungan menjadi dan seterusnya
clock a b c d 2 3 4 5 6 7 8 9 2 3 4 5 6 Tabel kebenaran up counter-4 bit
PENYACAH 842 BCD (DECADE COUNTER) Penyacah 842 BCD sering juga disebut decade counter yaitu penyacah yang akan menghasilkan bilangan sandi sampai 9 ga gb gc gd clock J A J J B C D J K K K K Reset/clear 842 BCD dari bilangan desimal :,,2, 9
clock gd gc gb ga 2 3 4 5 6 7 8 9 * Tabel kebenaran decade counter * Pada saat hitungan akan menuju maka counter akan menghitung : lagi karena output gb = dan gd= sehingga output NAND GATE Akan = sehingga akan mereset counter menjadi :
SELF STOPPING RIPPLE COUNTER (COUNTER YANG DAPAT MENGHITUNG SECARA OTOMATIS) ga gb gc gd clock J A J J B C D J Reset K K K K
SELF STOPPING RIPPLE COUNTER Rangkaian diatas akan berhenti secara otomatis pada hitungan ke sepuluh :. Hal itu dapat terjadi karena pada hitungan tersebut (pulsa clock ke-) D dan B sama sama bernilai logika, sehingga output pintu NAND adalah. Logika tersebut masuk sebagai input j-k flip-flop yang pertama akibatnya maka A tetap pada kondisi semula (tidak berguling).
DOWN COUNTER (PENYACAH MUNDUR TIDAK SINKRON) A Clock input I J I J I J I K I K I K A A A 2 A A A 2 B Clock input I J I J I J I K I K I K
Clock input Down Counter I I J I J I J K I K I K A A Binary Ripple Downn Counter MOD 8 A 2 DECIMAL A A COUNT 7 6 5 4 3 2 7 6 5 4 A2 Pulsa Clock 2 3 4 5 6 7 8 9 A A A 2 7 6 5 4 3 2 7 6 5
UP-DOWN COUNTER Pengontrol Up-Down Kontrol Up Kontrol Down Bila dioperasikan sebagai Up counter maka rangkain tersebut akan melewatkan output sebagai sinyal clock flip-flop berikutnya. Bila dioperasikan sebagai Down counter yang dilewatkan adalah.
Up counter bekerja bila input kontrol Up = dan input kontrol Down =. Down counter bekerja bila input kontrol Up = dan input kontrol Down =. Clock input J A K J A K J A2 K up/down Rangkaian 3-bit Up/Down Counter Asynkronous
Aplikasi Ripple Counter. Rangkaian Pembagi Frekuensi Clock in (f=24 khz) 2. Rangkaian pembangkit pulsa MOD 8 Counter (Divide-by-8) Output (f=3 khz)
IC Ripple Counter 2. Divide-by-2/Divide-by-ripple Counter (7492) Cp 4 Cp Clock Cp 4 CP NC 2 3 NC input NC 2 3 NC NC 3 2 (=f in) NC 3 2 NC 4 7492 NC 4 7492 Vcc 5 GND +5v Vcc 5 GND MR 6 98 2 MR6 98 2 MR2 7 3 7 3 F out MR2 Konfigurasi pin 7492 7492 sebagai pembagi frekuensi
3. Devide-by-6/Devide-by-Ripple Counter (7493) Cp 4 Cp 4 MR 2 3 NC 2 Cp MR 2 3 MR2 3 2 3 MR23 2 NC 4 7493 3 4 7493 Vcc 5 GND +5V NC Vcc 5 NC 6 98 NC 6 98 NC 7 2 NC 7 2 Konfigurasi pin 7493 7493 sebagai MOD 2 Cp NC 3 GND Clock input
. Decaade/BCD Counter (749) Cp MR MR2 NC Vcc MS MS2 2 3 4 5 6 7 749 4 3 2 9 8 Cp NC 3 GND 2 Cp MR MR2 NC +5V Vcc MS MS2 749 Konfigurasi pin 749 749 sebagai MOD 2 2 3 4 5 6 7 4 3 2 9 8 Cp Clock input NC output 3 GND 2
Clock input + 5V Cp MR MR2 NC Vcc MS MS2 2 3 4 5 6 7 4 3 2 749 3 NC 4 749 9 8 Cp NC GND 2 Out put Cp MR MR2 +5V Vcc MS MS2 749 sebagai MOD 5 749 sebagai MOD Elka-digit2 2 3 5 6 7 4 3 2 9 8 Cp Clock NC input 3 GND ou 2
Presettable Ripple Counter Counter dimana proses penghitungannya dapat dimulai dari sembarang bilangan (untuk Up Counter tidak harus dari,dan untuk Down Counter tidak harus dari ) Operasi Presetting nya dinamakan Parallel Load,dimana input input asinkronnya di aktifkan Contoh : Disain Down counter yang dapat menghitung dalam urutan 6-5-4-3-2-6-5-4-3-2-6-5-dst Cp J J J K K K A Preset A A2 A A2 + 5V
SYNCHRONOUS COUNTER Synchronous counter = Parallel Counter Counter terdiri dari beberapa Flip-Flop yang saling di-cascadekan Pada Counter Sinkron, seluruh FF yang di-cascadekan di trigger Bersama-sama(paralel) oleh sebuah sumber clock. Pada Counter Sinkron, delay propagasi dapat dihindari, karena input- Input clock dari seluruh FF diberi sumber yang sama. Penyacah sinkron responnya serempak dengan datangnya pulsa clock, sehingg a cocok untuk dioperasikan dalam kecepatan tinggi atau frekuensi tinggi. Untuk menunjang operasinya yang cepat,penyacah sinkron masih memerlukan gate-gate tambahan.
2 3 4 5 6 7 Pulsa 8 9 2 3 4 5 6 clock A A A2 A3 2 3 4 5 6 7 8 9 2 3 4 5 Timing diagram dari 4- bit binary Synchronous Counter J A J J J A A2 A3 Clock K K K K input Rangkaian 4- bit binary Synchronous Counter
Synchronous Down Counter Pulsa clock A 2 3 4 5 6 7 8 9 A A2 7 6 5 4 3 2 7 6 5 Timing diagram dari 3-bit binary Synchronous Down Counter J K J K J K Clock Input A A A2 Rangkaian 3-bit binary Synchronous Down Counter
Synchronous Up Down Counter UP DOWN Pulsa clock A 2 3 4 5 6 7 8 9 A A2 2 3 4 5 4 3 2 Clock input J A K J A K A A J A2 K up/down Rangkaian 3-bit binary Synchronous Up/Down Counter
K-MAP untuk 3-bit binary Counter A A A OO O O A A A OO O O O O O O O O TA = 2 A A O O O O O TA = A A A A OO O O TA = A2 A A Rangkaian 3-bit Binary Counter (dengan T-FF) T T T Pulsa Clock
Soal Rancang Counter Modulo 6 dan Counter 2 4 2 Syncron dengan bantuan table J-K Flip-flop Tabel Kebenaran J K Flip Flop J K n + n n
Dari Tabel Kebenaran diperoleh : n n + J K X X X X
Contoh. Rancang counter syncron MODULO-6 CLOCK A B C 2 3 4 5 6
AB AB C X X C X X X X X X X X JA=BC K A =C AB AB C X X C X X X X X X X X JB=AC K B =C
AB AB C X C X X X X X X X X X JC= K C = Jadi Rangkaian : A B C CLOCK
DESIMAL CLOCK A B C D 2 3 4 2 3 4 5 2 3 4 5 6 7 8 9 2. RANCANG COUNTER 242 BCD Sebagaimana telah diketahui, sandi 242 BCD mengganti angka-angka desimal dari,, 2,. 9 2 4 2
CD CD AB AB X X X X X X X X X X X ja = B X X X X X X X X X X X jb = CD
jd = CD CD AB AB X X X X X X X X X X X jc = + A B
CD AB X X 4 X 2 X 8 X X 5 X 3 X 9 X 3 X 7 X 5 X X 2 X 6 X 4 X ka = BCD CD AB X X X X X X X X X X X kb = A + CD
kd = CD CD AB AB X X X X X X X X X X X kc = D
Jadi rangkaian counter sinkron 242 : Clock
APLIKASI COUNTER 6 Hz Pulsa Shaper 6 pps CTR DIV6 pps MOD-2 ( FF) BCD Counter MOD-6 Counter BCD Counter MOD-6 Counter BCD Counter Display Display Display Display Display Display Puluhan - Satuan -9 Puluhan -5 Satuan -9 Puluhan -5 Satuan -9 Bagian J A M Bagian MENIT Bagian DETIK
Latihan Soal :.Dengan mengunakan metode Toggle, buatlah rangkaian dari ripple counter sebagai pembagi frekuinsi, dari frekuensi clock input khz menjadi 2 khz. 2.Buatlah sebuah ripple down Counter MOD-7 yang dapat menghitung dengan urutan,9,8,7,6,5,4,,9,8,7, dst. 3.Dengan menggunakan metode sintesa rangkaian,selesaikan soal nomor 2.
4. Buat sebuah counter sinkron yang berfun gsi sebagai stop watch (dengan hitungan maksimum 99) 5. Disain sebuah Up/Down Counter MOD-6. Lengkapi dengan Tabel Kebenaran.