A0 B0 Σ COut

dokumen-dokumen yang mirip
Jobsheet Praktikum PARALEL ADDER

Gambar 1.1 Konfigurasi pin IC 74LS138

Y Y A B. Gambar 1.1 Analogi dan simbol Gerbang NOR Tabel 1.1 tabel kebenaran Gerbang NOR A B YOR YNOR

Gambar 1.1 Analogi dan simbol Gerbang AND. Tabel 1.1 kebenaran Gerbang AND 2 masukan : Masukan Keluaran A B YAND

Gambar 1.1 Analogi dan simbol Gerbang NAND Tabel 1.1 tabel kebenaran Gerbang NAND: A B YAND YNAND

Y = A + B. (a) (b) Gambar 1.1 Analogi dan simbol Gerbang OR Tabel 1.1 kebenaran Gerbang OR: Masukan Keluaran A B YOR

Gambar 1.1 Analogi dan simbol Gerbang NOT/INVERTER. Tabel 1.1 tabel kebenaran Gerbang NOT/INVERTER: Masukan Keluaran A

Gambar 1.1 Logic diagram dan logic simbol IC 7476

Jobsheet Praktikum ENCODER

Jobsheet Praktikum DECODER

GERBANG LOGIKA LANJUTAN

Jobsheet Praktikum FLIP-FLOP D

GERBANG LOGIKA DASAR

Jobsheet Praktikum FLIP-FLOP J-K

Jobsheet Praktikum FLIP-FLOP S-R

Dari tabel kebenaran half adder, diperoleh rangkaian half adder sesuai gambar 4.1.

INSTRUMENTASI INDUSTRI (NEKA421) JOBSHEET 14 (DAC 0808)

COUNTER ASYNCHRONOUS

DIG 04 RANGKAIAN PENJUMLAH

COUNTER ASYNCHRONOUS

Rangkaian ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder juga sering disebut rangkaian

BAB V RANGKAIAN ARIMATIKA

LAPORAN PRAKTIKUM DIGITAL

PENCACAH. Gambar 7.1. Pencacah 4 bit

Jobsheet Praktikum REGISTER

ADC-DAC 28 IN-3 IN IN-4 IN IN-5 IN IN-6 ADD-A 5 24 IN-7 ADD-B 6 22 EOC ALE msb ENABLE CLOCK

Laporan Praktikum. Gerbang Logika Dasar. Mata Kuliah Teknik Digital. Dosen pengampu : Pipit Utami

Dari tabel diatas dapat dibuat persamaan boolean sebagai berikut : Dengan menggunakan peta karnaugh, Cy dapat diserhanakan menjadi : Cy = AB + AC + BC

RANGKAIAN PEMBANDING DAN PENJUMLAH

PERCOBAAN 8. RANGKAIAN ARITMETIKA DIGITAL DASAR

Rangkaian Adder dengan Seven Segment

MEMORI. (aktif LOW). Kaki 9 A0 D A1 D A2 D A3 D A4 D A5 D A6 D A7 D7 23 A8 22 A9 19 A10 21 W 20 G 18 E 6116

LAB SHEET TEKNIK DIGITAL. Dibuat oleh : Dilarang memperbanyak sebagian atau seluruh isi dokumen

LAB PTE - 05 (PTEL626) JOBSHEET 8 (ADC-ANALOG TO DIGITAL CONVERTER)

RANGKAIAN ARITMETIKA 3

LAPORAN PRAKTIKUM DIGITAL

Percobaan 3 RANGKAIAN PENJUMLAH BINER. Oleh : Sumarna, Jurdik Fisika, FMIPA, UNY

Gambar 1.1 Rangkaian Dasar Komparator

Modul 3 : Rangkaian Kombinasional 1

Rangkaian Digital Kombinasional. S1 Informatika ST3 Telkom Purwokerto

6.1. TUJUAN PERCOBAAN Mahasiswa/i mengenal, mengerti dan memahami cara kerja register.

Q POWER ELECTRONIC LABORATORY EVERYTHING UNDER SWITCHED

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL Gerbang Logika Dasar, Universal NAND dan Semester 3

PERCOBAAN DAC TANGGA R-2R ( DAC 0808 )

INSTRUMENTASI INDUSTRI (NEKA421) JOBSHEET 2 (PENGUAT INVERTING)

JOBSHEET 2 PENGUAT INVERTING

Workshop Instrumentasi Industri Page 1

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK INSTRUMENTASI

BAB III PERENCANAAN. Pada bab ini akan dijelaskan langkah-langkah yang digunakan dalam

PENULISAN ILMIAH LAMPU KEDIP

LAPORAN PRAKTIKUM DIGITAL DISUSUN OLEH: ARDITYA HIMAWAN EK2A/04 ARIF NUR MAJID EK2A/05 AULIADI SIGIT H EK2A/06

INSTRUMENTASI INDUSTRI (NEKA421)

8. TRANSFER DATA. I. Tujuan

JOBSHEET SENSOR UNTRASONIC (MENGUKUR TEGANGAN BENDA PANTUL)

BAB IV PENGUJIAN DAN ANALISA RANGKAIAN

III. METODE PENELITIAN

INSTRUMENTASI INDUSTRI (NEKA421)

Gerbang Logika Dasar I

Arithmatika Komputer. Pertemuan 3

BAB VI RANGKAIAN ARITMATIKA

JOBSHEET PRAKTIKUM 8 HIGH PASS FILTER

Gambar 4.1. Rangkaian Dasar MUX.

JOBSHEET 6 PENGUAT INSTRUMENTASI

BAB I : APLIKASI GERBANG LOGIKA

BAB VI ENCODER DAN DECODER

GERBANG LOGIKA. A. Tujuan Praktikum. B. Dasar Teori

GERBANG GERBANG LOGIKA

MODUL DASAR TEKNIK DIGITAL

MODUL TEKNIK DIGITAL MODUL III GERBANG LOGIKA

JOBSHEET SENSOR PIR (PPASSIVE INFRARED RECEIVER)

BAB III PERANCANGAN DAN REALISASI ALAT. modulator 8-QAM seperti pada gambar 3.1 berikut ini: Gambar 3.1 Blok Diagram Modulator 8-QAM

BAB III RANGKAIAN LOGIKA

BAB III PERANCANGAN ALAT

Kuliah#11 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

BAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang

DAFTAR ISI ABSTRAKSI KATA PENGANTAR DAFTAR TABEL DAFTAR GAMBAR DAFTAR LAMPIRAN DAFTAR ISTILAH DAN SINGKATAN. 1.1 Latar Belakang Masalah 1

BAB IV PENGUJIAN DAN ANALISA SISTEM. Bab ini menjelaskan tentang pengujian program yang telah direalisasi.

FAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL

GERBANG UNIVERSAL. I. Tujuan : I.1 Merangkai NAND Gate sebagai Universal Gate I.2 Membuktikan table kebenaran

MODUL 04 PENGENALAN TRANSISTOR SEBAGAI SWITCH

DIGITAL TO ANALOG CONVERTER

PRAKTIKUM 2 DECODER-ENCODER. JOBSHEET UNTUK MEMENUHI TUGAS MATA KULIAH Digital dan Mikroprosesor Yang dibina oleh Drs. Suwasono, M.T.

Sistem. Bab 6: Combinational 09/01/2018. Bagian

7.1. TUJUAN Mengenal, mengerti dan memahami operasi dasar pencacah maju maupun pencacah mundur menggunakan rangkaian gerbang logika dan FF.

Teknik Elektromedik Widya Husada 1

BAB V UNTAI NALAR KOMBINATORIAL

Dalam pengukuran dan perhitungannya logika 1 bernilai 4,59 volt. dan logika 0 bernilai 0 volt. Masing-masing logika telah berada pada output

de KITS Application Note AN30 Rotating Display with DT-51 MinSys & de KITS SPC DC Motor

BAB 4 ANALISIS DAN BAHASAN

Muhammad Adri Abstrak

Crane Hoist (Tampak Atas)

PERCOBAAN 6 RANGKAIAN PENGUAT KLAS B PUSH-PULL

BAB IV PENGUJIAN DAN ANALISA ALAT

MODUL I TEGANGAN KERJA DAN LOGIKA

1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop

Percobaan 9 Gerbang Gerbang Logika

IV. HASIL DAN PEMBAHASAN. perangkat yang dibangun. Pengujian dilakukan pada masing-masing subsistem

ELEKTRONIKA DIGITAL DASAR

Modul 6 : Rangkaian Sekuensial 2

BAB IV PENGUJIAN DAN ANALISA

Transkripsi:

A. Judul : PARALEL ADDER B. Tujuan Kegiatan Belajar 8 : Setelah mempraktekkan Topik ini, mahasiswa diharapkan dapat : ) Merangkai rangkaian PARALEL ADDER. ) Mempelajari penjumlahan dan pengurangan bilangan biner pada rangkaian PARALEL ADDER. C. Dasar Teori Kegiatan Belajar 8 Dalam sistem bilangan desimal, jika dua bilangan yang masing-masing terdiri dari digit dijumlahkan, maka akan muncul kemungkinan, yaitu Jumlahnya 9 dan Jumlahnya > 9. Jika kemungkinan pertama yang terjadi, maka hasil penjumlahan akan secara mudah diperoleh. Jika kemungkian yang kedua yang terjadi, maka hasil tidak bisa diperoleh dalam satu digit, tetapi harus meletakkan carry ke kolom berikutnya yang lebih tinggi. Dengan menggunakan argumen yang sama, maka untuk penjumlahan bilangan binner, maka proses penjumlahan yang mungkin terjadi adalah : Input Output A0 B0 Σ COut 0 0 0 0 0 0 0 0 Proses penjumlahan di atas dapat dilakukan oleh rangkaian adder yang bisa menjumlahkan bilangan biner digit, rangkaian ini disebut sebagai rangkaian half adder. Rangkaian half adder diperlihatkan dalam Gambar.. A B 7486 3 7408 3 Cout Gambar. Rangkaian half adder

Untuk menjumlahkan bilangan biner yang masing-masing terdiri dari n digit (multi digit), maka proses penjumlahan diperlihatkan sebagai berikut : Input Output A0 B0 C0 Σ COut 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Proses penjumlahan untuk bilangan binner digit dapat dilakukan oleh rangkaian full adder. Rangfakain full adder diperlihatkan dalam Gambar.. A B 7486 3 4 5 7486 6 C 4 5 7408 7408 6 3 9 0 7486 8 Cout Gambar. Rangkaian Full Adder Suatu rangkaian yang dapat berfungsi sebagai penjumlah maupun sebagai pengurang bilangan biner dikenal sebagai paralel adder/subtracter. Rangkaian ini terdiri dari rangkaian komplemen dua bilangan dan penjumlah multi digit. Dalam

praktikum ini, akan dikenalkan rangkaian paralel adder/subtracter baik sebagai penjumlah, maupun pengurang. Untuk operasi pengurangan, sebuah bilangan biner akan menjadi bilangan pengurang dengan mengubahnya menjadi negatif dengan cara mengubah suatu bilangan biner menjadi bilangan komplemennya, baik komplemen maupun. perhatikan tabel. : Tabel. Jenis komplemen bilangan biner. Bilangan biner Komplemen Komplemen 00 00 0 Untuk komplemen didapat dengan mengubah bilangan 0 menjadi dan bilangan menjadi 0. Untuk komplemen diperoleh dengan menambahkan dengan bilangan pada hasil komplemen pertama. Untuk hasil operasi pengurangan bila bernilai negatif maka bilangan tersebut adalah bilangan komplemen dari bilangan biner, penentuan bilangan tersebut komplemen atau ditentukan berdasarkan bilangan pengurang yang digunakan diubah menjadi komplemen atau, jika menggunakan komplemen maka hasilnya bilangan komplemen, jika komplemen maka hasilnya komplemen. Jika operasi pengurangan menghasilkan bilangan positif maka bilangan tersebut merupakan hasil akhir bukan bilangan komplemen. Pada komplemen Bila menghasilkan carry out maka ditambahkan pada LSB bilangan hasil operasi pengurangan, pada komplemen carry out dihilangkan. Contoh : Tunjukkan operasi full adder parallel untuk melakukan operasi aritmetika +5-3 dan bilangan biner negatif direprentasikan dalam komplemen. Desimal Biner A = +5 = 00 B = -3 = 00 + S = = 000 Co= = + Hasil akhir = 000 = 3

Tunjukkan operasi full adder parallel untuk melakukan operasi aritmetika -3+ dan bilangan biner negatif direprentasikan dalam komplemen. Desimal Biner A = = 000 B = -3 = 00 + S = - = 000 komplemen dari Co= 0. KARAKTERISTIK IC TTL +5V Ke Rangkaian selanjutnya I 4KΩ E B C Ke Rangkaian selanjutnya Gambar.3 Rangkaian ekivalen input IC TTL ( Input = 0 ) Bila masukkan IC TTL dihubungkan ground maka ada beda potensial antara basis dan emitter, sehingga arus mengalir menuju emitter, tidak ada arus yang mengalir menuju colector. Input IC TTL sama dengan nol. +5V Ke Rangkaian selanjutnya 4KΩ E B I C Ke Rangkaian selanjutnya +5V Gambar.4 Rangkaian ekivalen input IC TTL ( Input = ) 4

Bila masukan IC TTL dihubungkan dengan +5V, maka tidak ada beda potensial antara basis dan emiter Tr. Sehingga arus mengalir menuju colector Tr dan menuju basis Tr, tidak ada arus yang mengalir menuju emiter. Input IC TTL sama dengan. +5V 4KΩ I B Mengambang E C Ke Rangkaian selanjutnya Gambar.5 Rangkaian ekivalen input IC TTL ( Input = ) Bila masukan IC TTL tidak dihubungkan dengan +5V atau ground, maka tidak ada beda potensial antara basis dan emiter Tr. Sehingga arus mengalir menuju colector Tr dan menuju basis Tr, tidak ada arus yang mengalir menuju emiter. Input IC TTL sama dengan. D. Lembar Praktikum. Alat dan Bahan Modul trainer Paralel Adder buah Saklar input logika buah Catu daya buah Kabel jumper kuning 5 buah Kabel jumper merah 4 buah. Kesehatan dan Keselamatan kerja (a) Periksalah komponen modul trainer sebelum digunakan. (b) Pelajari dan pahami petunjuk praktikum pada lembar kegiatan praktikum. (c) Pastikan tegangan keluaran catu daya sesuai yang dibutuhkan. (d) Sebelum catu daya dihidupkan hubungi dosen pendamping untuk mengecek kebenaran rangkaian. 5

(e) Yakinkan tempat anda aman dari sengatan listrik. (f) Hati-hati dalam penggunaan peralatan praktikum! 3. Langkah percobaan 8 a) Perhatikan gambar.3 lalu cermati konektor yang ada pada modul PARALEL ADDER. b) Berilah modul parallel adder tegangan sebesar 5VDC dengan cara menghubungkan vcc dan ground power supply ke vcc dan ground modul parallel adder menggunakan kabel penghubung yang sudah disediakan. 330 Ω 4 5 9 0 3 6 8 0 8 3 A A A3 A4 74LS83 B S S S3 S4 9 6 5 330 Ω 330 Ω 330 Ω 3 7 4 6 3 B B3 B4 C0 C4 4 330 Ω Y Gambar.3 Rangkaian PARALEL ADDER c) Berilah saklar input logika dengan tegangan 5VDC dengan mnghubungkan ground dan vcc power supply pada pin paling atas sesuai gambar. d) A4 dan B4 sebagai MSB bilangan. 6

e) Untuk operasi penjumlahan hubungkan Y dengan X, kemudian beri logika 0, hubungkan input A dan B dengan logika (5VDC) atau logika 0 (GND) sesuai dengan kombinasi pada tabel.. f) Hubungkan port S-S4 dan C4 dengan led. g) Untuk operasi pengurangan sebagai angka pengurang bilangan biner diubah menjadi negatif dengan representasi komplemen, lakukan seperti langkah b. h) Catat hasil percobaan pada tabel.. ADDER BOOST CONVERTER + 5V + 5V 330 330 330 330 330 9 6 5 4 S S S3 S4 C4 74LS83 A A A3 A4 B B B3 B4 C0 0 8 3 7 4 6 3 4 5 6 9 0 8 3 Y x Gambar.4 Modul Paralel Adder 7

Tabel. Tabel Hasil Praktikum & Tugas Data 4 bit Operasi Pengurangan Penjumlahan A B Jenis Representasi Komplemen C A + B C A B Kom. C A-B Kom. 000 0000 000 0000 00 000 000 00 000 000 000 000 00 00 00 00 00 00 0000 0 00 0 Keterangan : Led menyala = Logika = vcc (5V ) Led mati = 0 Logika 0 = ground 4. Tugas : a. Sebutkan perbedaan antara parallel adder dengan full adder! b. Lakukan operasi pengurangan menggunakan bilangan biner A dan B pada tabel. dengan representasi bilangan negatif menggunakan komplemen! c. Bandingkan hasil yang anda peroleh dari soal b dengan hasil operasi pengurangan dengan representasi bilangan negatif menggunakan komplemen pada tabel.. Apa kesimpulan anda? 8

5. Hasil Praktikum Gambar Rangkaian 000 + 0000=000 Gambar Rangkaian 000 + 000 Gambar Rangkaian 000+000=00 Gambar Rangkaian 000+000=00 6. Hasil Simulasi Software ( Praktikum & Tugas ) A. A + B 9

0

B. A B (Komplemen )

C. A B (Komplemen )

3

7. Hasil Analisa Praktikum & Tugas a. Perbedaan Paralel Adder & Full Adder... b. Kesimpulan Praktikum & Tugas 4

8. Daftar Pustaka..................... 5