METODOLOGI AAA. Eri Prasetyo Wibowo Gunadarma University

Transkripsi

1 METODOLOGI AAA Eri Prasetyo Wibowo Gunadarma University

2 APA ITU METODOLOGI AAA - "AAA" merupakan kependekan dari Algorithm Architecture Adequation - Adequation sendiri berarti sebuah mapping yang efisien dari algoritma menjadi arsitektur - Metodologi "AAA" berbasis pada graf untuk memodelkan algoritma dan arsitektur

3 LANJUTAN - Implementasi yang mungkin dari sebuah algoritma menjadi arsitektur dapat dispesifikasikan sebagai transformasi graf. - Cara berorientasi graf ini bergantung pada framework formal yang dapat menguji semua langkah dalam spesifikasi ke dalam eksekusi aplikasi real-time - Hal ini mengizinkan keandalan yang tinggi karena tidak terdapat jarak di antara langkahlangkahnya

4 Tujuan Metodologi AAA untuk mengetahui jalan terbaik dan efisien dari suatu algoritma serta menentukan fungsi operasi untuk menuju multikomponen arsitektur.

5 Algorithm-architecture adequation (AAA) Global approach based on the Synchronous Languages Semantics and the hardware RTL models Unified Model: Directed graphs Algorithm: Operation / Data-Conditioning Dependence Architecture: FSM / Connection Implementation: distribution and scheduling through graphs Transformations Adequation: Optimized Implementation (best matching) Macro-Generation: Real-Time Executives for Multicomponent Structural VHDL for Integrated Circuit Synthesis

6 - Syndex Perangkat Lunak Pendukung Metodologi - Syndex IC

7 SynDEx SynDEx adalah perangkat lunak grafik interaktif yang menerapkan metode AAA, memiliki fitur sebagai berikut: Aplikasi algoritma sebagai directed acyclik graph (dag) dimana setiap operasi memungkinkan potensi paralel (sinkron). Multikomponen arsitektur sebagai grafik terdiri dari komponen programable dan komponen nonprogramable yang saling berkomunikasi melalui media point-to-point, bus, memori bersama dan message passing. Spesifikasi karateristik algoritma, spesifikasi yang realtime, spesifikasi distribusi dan penjadwalan. Penerapan algoritma multikomponen (distribusi dan penjadwalan) dapat dilakukan secara manual atau secara otomatis dengan optimasi heuristics. Visualisasi dari diagram waktu yang disimulasikan secara real-time.

8

9 Teori Amerijcx (Kasus) Ring Hierarchical

10 Perancangan Dibagi Menjadi 3 Blok: Blok Masukan Blok Jaringan Pemrosesan Blok Keluaran

11 Rancangan Ring Level 0 Pada Ring Level 0 data masuk ke IRC dan Dialirkan pada masing-masing node Rancangan Blok Jaringan Ring

12 Rancangan Input Input dipilih melalui suatu kondisi

13 Rancangan Ring Level 1 Pada Ring Level 1 data masuk ke TC dan Dialirkan pada masing-masing prosesor

14 Implementasi Ring Level 0 Algoritma Utama

15 Kondisi Pemilihan Input

16 IRTC Antar Node IRTC Mengatur transfer data antar Node

17 Implementasi Ring Level 1 Jaringan Sub Ring dalam Setiap Node

18 TC Antar Prosesor TC Mengatur transfer data antar prosesor

19 Rancangan Arsitektur Arsitektur terdiri dari medium, operator dan operator utama.

20 Arsitektur Implementasi Arsitektur Utama

21 Penjadwalan Dari penjadwalan akan terlihat predecessors (proses sebelumnya) dan sucessors (proses setelahnya)

22 Pembangkitan Kode Dari Algoritma dan Arsitektur yang dibuat, didapat skrip m4 sebagai berikut. NODE1.m4 NODE2.m4 NODE3.m4 PE1.m4 PE2.m4 PE3.m4 PE4.m4 ring.m4 root.m4 ring.m4x ring_sdc.m4x

23 Contoh Lain

24 Scilab/Scicos and SynDEx coupling 24

25 CyCab characteristics Speed 30km/h Electric motors 4 weel drive 2 steerings FWD RWD 1 to 4 MPC555, 1PC CAN Bus Industrialized by Robosoft 25

26 Implementation with SynDEx 26

27 SynDEx-Ic SynDEx-Ic adalah perangkat lunak open-source yang membantu untuk membuat desain prototipe real-time serta memungkinkan untuk disintesis otomatis kedalam Application Spesific Integrated Circuit dan Development Board FGPA. SynDEx-Ic merupakan pengembangan tingkat lanjut dari perangkat lunak SynDEx INRIA. Perbedaan antara SynDEx dan SynDEx-Ic adalah : SynDEx mendukung arsitektur perangkat keras multiprosesor heterogen seperti arsitektur yang berbasis pada perangkat mikroprosesor, mikrokontroler, DSP, Workstation dan penggunaan ASIC khusus / tertentu.

28 Lanjutan SynDEx-Ic juga memiliki fitur seperti SynDEx tetapi terdapat fitur tambahan, yaitu dapat membangkitkan kode VHDL hasil sintesis, sehingga dapat mendukung arsitektur khusus tipe ASIC dan/atau FPGA.

29 Penerapan Metodologi AAA Dengan Memanfaatkan Perangkat Lunak Open-Source SynDEx-Ic Model Arsitektur Jaringan Monoprosesor (Point to Point) Sederhana [Penulis 2011]

30 Penerapan Metodologi AAA Dengan Memanfaatkan Perangkat Lunak Open-Source SynDEx-Ic Komponen Algoritma Utama Model Penulis

31 Penerapan Metodologi AAA Dengan Memanfaatkan Perangkat Lunak Open-Source SynDEx-Ic Arsitektur Utama Model Penulis

32 Penerapan Metodologi AAA Dengan Memanfaatkan Perangkat Lunak Open-Source SynDEx-Ic Hasil Adequation Algoritma Model Penulis

33 Penerapan Metodologi AAA Dengan Memanfaatkan Perangkat Lunak Open-Source SynDEx-Ic Algoritma Interupsi Dari Hasil Adequation

34 Penerapan Metodologi AAA Dengan Memanfaatkan Perangkat Lunak Open-Source SynDEx-Ic Hasil Generate Kode VHDL Otomatis SynDEx-Ic

35 Penerapan Metodologi AAA Dengan Memanfaatkan Perangkat Lunak Open-Source SynDEx-Ic Model Arsitektur Jaringan Multiprosesor Tertanam (Multipoint) [Heyrman 2005]