ddress Mapping / ddress Decoding ). Isolated I/O Kasus 1 : Rancang lamat tanpa range Jika diketahui lamat Sebuah Port X adalah : 13F8 H, Maka agaimana ambar Rangkaiannya. Sebelum menggambar Rangkaian dari alamat Port X, terlebih dahulu buatlah ddress Mapping seperti pada tabel di bawah ini : lamat 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 0 0 0 1 0 0 1 1 1 1 1 1 1 0 0 0 13F8 H 1 3 F 8 Setelah mendapatkan tabel tersebut, Tentukan ddress yang mana sebagai it Selektor (biasanya setelah Don t care). Karena tidak ada don t care maka 0 2 (untuk it Selektor 3 it) Sebagai it selektor. Kemudian Tentukan Juga bit,, 1 2 dimana kita dapat sebagai berikut : 1. Untuk ddress yang di gunakan adalah 3 s/d 9, Kemudian di NND semua ddress tersebut gar mendapat Logika 0 2. Untuk 2 ddress yang di gunakan adalah 10 s/d 12, Kemudian di OR semua ddress tersebut agar mendapat logika 0 (Tapi 12 kita NOT terlebih dahulu). 3. Untuk ddress yang di gunakan adalah 13 s/d 15, Kemudia di NOR semua ddress tersebut agar mendapat Logika 1. Dari ke-3 ketentuan tersebut, maka gambar rangkaian lamat Port X adalah : 13 14 15 0 1 2 2 Port X 12 10 11 3 4 5 6 7 8 9 Kasus 2 : Rancang lamat yang berange Diketahui bahwa lamat Port Y adalah D00 H s/d DDFF H. agaimana Rangkaian ddress Tersebut. Seperti kasus sebelumnya, uatlah Tabel untuk pengalamatan tersebut. lamat 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 D00 H 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 DDFF H 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 Mikroprosesor & Mikrokomputer Univ. unadarma 1 dari 5 halaman
Dengan memperhatikan Tabel di atas, carilah ddres awal (D00 H ) yang mempunyai logika 0 dari LS sampai dengan ke ddress berapa? Kita dapat logika 0 pada address awal adalah dari 0 s/d 9. Kemudian cari juga untuk address akhir (DDFF H ) yang mempunya logika 1 dari LS sampai dengan ke address berapa? Kita dapat Logika 1 dari 0 s/d 8. Karena Don t didapat dari jika ddress awal berlogika 0 mulai dari LS ( 0 ) secara berurutan, sedangkan address akhir berlogika 1 juga mulai dari LS secara berututan, maka kita dapa address don t care adalah 0 s/d 8. Kemudian Tentukan it Selektor,,, 1 2 1. Untuk it selektor pada kasus ini kita harus memperhatikan address awal dan akhir apakah sama? (biasanya bit selektor setelah don t care). Kita tentukan 9 s/d 11 sebagai bit selektor. 2. Untuk ddress dapat kita tentukan 14 s/d 15, yang nantinya akan di NOR agar akan mendapatkan logika 0 3. Untuk 2 ddress dapat kita tentukan 13 saja. 4. Untuk ddress dapat kita tentukan 12 saja Dari ketentuan tersebut kita akan mendapatkan ambar rangkaiannya sebagai berikut. 12 13 9 10 11 2 Port Y 14 15 KSUS 3 : Merancang alamat berange (lebih dari 1 Port) Jika diketahui : Port X beralamat 4500 H s/d 45FF H Port Y beralamat 4600 H s/d 46FF H Rancang rangkaian untuk alamat di atas lamat 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 4500 H 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 45FF H 0 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 4600 H 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 46FF H 0 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1. Seperti kasus sebelumnya kita mencari Don t care (X), kita dapatkan 0 s/d 7 adalah Don t care 2. it Selektor address adalah 8 10 3. Untuk & 1 2 ddress dapat kita tentukan 11 s/d 15, di OR semua address tersebut (tapi 14 di NOT sebelumnya) 4. Untuk dapat kita tentukan dengan langsung memberikan +V, karena address lainnya tidak ada lagi. Mikroprosesor & Mikrokomputer Univ. unadarma 2 dari 5 halaman
Dari kententuan tersebut dapat kita gambar rangkaian tersebut. +V 8 9 10 2 Port X Port Y 11 12 13 14 15 LTIHN 1. Rancang rangkaian untuk alamat 1280 H s/d 12FF H untuk Port R 2. Rancang rangkaian untuk alamat E800 H s/d E9FF H E00 H s/d EFF H 3. Rancang rangkaian untuk alamat F230 H s/d F23F H F240 H s/d F24F H F330 H s/d F33F H F340 H s/d F34F H 4. arilah alamat dari masing-masing port pada gambar rangkaian alamat I/O dibawah ini : 10 11 7 8 9 2 Port 1 Port 2 Port 3 Port 4 Port 5 Port 6 Port 7 Port 8 12 13 14 15 ). Memory Map Kasus I: Pengalamatan Memory, jika di ketahui besar kapasitas untuk masingmasing memory Jika diketahui : lamat Memory Ram adalah F1000 H s/d F4FFF H,dimana kapasitas masing-masing memory adalah 2K (2048 yte). Pertanyaan : 1. erapakah Total Kapasitas memory yang di dapat secara keseluruhan. 2. erapakah jumlah I memory yang akan digunakan. 3. Sebutkan alamat dari masing-masing I RM tersebut. 4. agaimana rancangan rangkaian untuk memory map tersebut. Mikroprosesor & Mikrokomputer Univ. unadarma 3 dari 5 halaman
Jawab : 1. ddress Max ( F4FFF H ) di jumlahkan dengan 1, kita akan dapatkan F4FFF H +1 H =F5000 H. Kemudian kita Jumlahkan Hasil tersebut (F5000 H ) dengan F1000 H, maka akan kita dapatkan hasilnya adalah F5000 H F1000 H = 4000 H. Hasil tersebut (4000 H ) di rubah ke desimal, maka akan di dapat sebesar 16384 yte (16 K = 16*1024). Jadi esar Kapasitas memory keseluruhan adalah 16 Kbyte. 2. Untuk Mendapatkan jumlah memory, kapasitas memory keseluruhan di bagi dengan kapasitas memory untuk masing-masing I. Maka kita akan dapat adalah 16384 : 2048 = 8. Jadi banyak I yang akan di gunakan adalah 8 uah I memory. 3. Karena kita telah mengetahui 8 buah I memory yang dipakai, tapi sebelumnya kita mencari range untuk masing-masing I memory tersebut. aranya adalah Kapasitas untuk masing-masing memory di rubah ke bentuk Hex. Maka akan di dapat 2048 (2Kbyte) = 800 H. Hasil tersebut akan di kurangkan dengan 1, hasilnya 800 H 1 H = 7FF H. lamat masing-masing I RM adalah sbb: a) lamat RM ke-1 = F1000 H F17FF H b) lamat RM ke-2 = F1800 H F1FFF H c) lamat RM ke-3 = F2000 H F27FF H d) lamat RM ke-4 = F2800 H F2FFF H e) lamat RM ke-5 = F3000 H F37FF H f) lamat RM ke-6 = F3800 H F3FFF H g) lamat RM ke-7 = F4000 H F47FF H h) lamat RM ke-8 = F4800 H F4FFF H 4. Rancangan Rangkaian alamat memory tersebut adalah : lamat 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 F1000 1 1 1 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 F17FF 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 F1800 1 1 1 1 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 F1FFF 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 F2000 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 F27FF 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 F2800 1 1 1 1 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 F2FFF 1 1 1 1 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 F3000 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 F37FF 1 1 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 F3800 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 F3FFF 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 F4000 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 F47FF 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 F4800 1 1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 F4FFF 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 Dari tabel di atas dapat kita tentukan : a) Don t care berada pada address 0 10 b) it Selektor dengan tiga bit adalah address 12 14 Mikroprosesor & Mikrokomputer Univ. unadarma 4 dari 5 halaman
c) Untuk ddress dapat kita tentukan 15 saja d) Untuk 2 ddress dapat kita tentukan 11 saja, dimana address tersebut yang akan menentukan decoder yang mana yang akan aktif dengan cara salah satu harus di NOT. e) untuk dapat kita tentukan dengan address 16 19, dimana seluruh address di ND agar mendapatkan Output berlogika 1. 12 13 14 2 RM 1 RM 3 RM 5 RM 7 11 15 2 RM 2 RM 4 RM 6 RM 8 16 17 18 19 LTIHN 1. uatlah rangkaian dari alamat memory ROM di bawah ini, jika alamatnya adalah 38000 H 3FFFF H, dimana masing-masing memorynya sebesar 16Kbyte. 2. Jika Total memory RM 3Kbyte, dengan menggunakan 3 I RM. Jika di ketahui alamat awal sebesar 1F000 H. arilah Rangkaian memory map dari alamat tersebut Mikroprosesor & Mikrokomputer Univ. unadarma 5 dari 5 halaman