BAB IV PENGUJIAN DAN ANALISIS
|
|
|
- Shinta Salim
- 8 tahun lalu
- Tontonan:
Transkripsi
1 BAB IV PENGUJIAN DAN ANALISIS 4.1 Skenario Pengujian Program aplikasi diimplementasikan pada sebuah PC quadcore dan cluster 4 PC quadcore untuk mendapatkan perbandingan kinerja antara algoritma paralel dengan MPICH2 dan Cilk++. Tujuan dari pengujian ini adalah mendapatkan waktu proses dari masing-masing algoritma paralel untuk aplikasi uji perkalian matriks dan sorting. Variabel analisis yang digunakan terhadap hasil pengujian adalah percepatan (speed-up) dan efisiensi Percepatan (speed-up) Percepatan dalam pengujian komputasi paralel adalah nilai yang diperoleh dari perbandingan antara waktu proses komputasi serial dengan waktu proses komputasi paralel. Nilai ini diperoleh dari persamaan 4.1 [7]: Dengan : S t s t p n = percepatan s S = (4.1) ( n) 24 t t p ( n) = waktu proses komputasi serial = waktu proses komputasi paralel = nilai paralelisme Nilai percepatan di atas 1 berarti ada peningkatan kecepatan proses sedangkan nilai di antara 0 dan 1 berarti ada penurunan kecepatan proses. Percepatan adalah ukuran paling umum yang digunakan untuk mengukur kinerja komputasi paralel Efisiensi Efisiensi pada pengujian ini adalah nilai yang diperoleh dari perbandingan antara waktu proses komputasi serial dengan waktu proses komputasi paralel yang dikalikan besar paralelismenya, atau perbandingan antara percepatan dengan besar paralelismenya. Nilai ini diperoleh dari persamaan 4.2 [7]: E ( ) t S s ( n) = (4.2) t n n n = p ( n)
2 25 Dengan : E = efisiensi Nilai efisiensi di sini berarti besarnya peningkatan kecepatan setiap penambahan besaran paralelisme atau dengan kata lain porsi percepatan yang didapat ketika paralelisme ditingkatkan. Efisiensi merupakan ukuran umum untuk menilai harga (cost) dari penggunaan sumber daya komputasi Sampel dan Variabel Pengujian Pada pengujian ini, penulis menggunakan sampel uji perkalian matriks dengan ukuran matriks 256 x 256, 512 x 512, dan 1024 x Sedangkan untuk sorting sampel ujinya adalah jumlah data , , , dan data integer. Pengujian dilakukan pada dua arsitektur komputer paralel yang berbeda yaitu cluster PC quadcore dan PC quadcore. Adapun variabel-variabel pada algoritma paralel yang digunakan adalah sebagai berikut : 1) Jumlah proses untuk algoritma paralel dengan MPICH2 Jumlah proses adalah variabel yang digunakan dalam program paralel seperti pada MPICH2, karena jumlah proses menunjukkan kemampuan algoritma paralel melakukan multiprocessing dengan prosesor yang ada. Jumlah proses yang kurang dari jumlah prosesor bisa bermakna inefisiensi, namun jumlah proses yang overhead bisa tidak berpengaruh pada percepatan yang diharapkan. Pada pengujian ini jumlah proses yang digunakan adalah jumlah proses 4, 8, 12, dan 16 yang diimplementasikan pada cluster PC quadcore serta jumlah proses 1, 2, 3, dan 4 yang diimplementasikan pada PC quadcore. 2) Jumlah thread untuk algoritma paralel dengan Cilk++ Jumlah thread adalah variabel yang difasilitasi oleh Cilk++ sehingga pengguna bisa memanfaatkan sebagian atau seluruhnya sebagai default. Jumlah thread yang maksimal mungkin bermakna efisiensi, namun overhead juga bisa berpengaruh pada percepatan yang diharapkan. Adapun untuk pengujian ini jumlah thread yang digunakan adalah 1, 2, 3, dan 4 yang diimplementasikan pada PC quadcore. Pada pengujian diambil data hasil implementasi masing-masing aplikasi dengan variabel dari setiap algoritma paralel sebanyak 10 kali untuk setiap operasinya untuk menghindari penyimpangan ekstrim dari satu pengujian.
3 Hasil yang Diperoleh Setelah melakukan pengujian dengan skenario tersebut di atas, berikut ini adalah hasil-hasil yang diperoleh dari implementasi algoritma paralel dengan MPICH2 dan Cilk++ untuk aplikasi perkalian matriks dan sorting Hasil Pengujian Algoritma Paralel untuk Aplikasi Perkalian Matriks Pengujian aplikasi perkalian matriks yang diimplementasikan mendapatkan hasil berupa waktu proses (dalam detik/seconds) sebagai berikut : 1) Algoritma paralel MPICH2 dengan jumlah proses 4, 8, 12, dan 16 pada cluster PC quadcore membutuhkan waktu proses seperti terlihat pada Tabel 4.1. Tabel 4.1. Waktu Proses Rata-rata Perkalian Matriks Algoritma Paralel MPICH2 dengan Jumlah Proses 4, 8, 12, dan 16 Ukuran Matriks Proses = 4 Proses = 8 Proses = 12 Proses = *256 0,111 s 0,054 s 0,060 s 0,068 s 512*512 0,621 s 0,421 s 0,422 s 0,381 s 1024* ,581 s 9,768 s 7,224 s 6,795 s 2) Algoritma paralel MPICH2 dengan jumlah proses 1, 2, 3, dan 4 pada PC quadcore membutuhkan waktu proses seperti terlihat pada Tabel 4.2. Tabel 4.2. Waktu Proses Rata-rata Perkalian Matriks Algoritma Paralel MPICH2 dengan Jumlah Proses 1, 2, 3, dan 4 Ukuran Matriks Proses = 1 Proses = 2 Proses = 3 Proses = 4 256*256 0,131 s 0,070 s 0,054 s 0,048 s 512*512 2,215 s 1,131 s 0,796 s 0,797 s 1024* ,679 s 38,517 s 37,701 s 26,769 s 3) Algoritma paralel Cilk ++ dengan jumlah thread 1, 2, 3, dan 4 pada PC quadcore membutuhkan waktu proses seperti terlihat pada Tabel 4.3. Tabel 4.3. Waktu Proses Rata-rata Perkalian Matriks Algoritma Paralel Cilk++ dengan Jumlah Thread 1, 2, 3, dan 4 Ukuran Matriks Thread = 1 Thread = 2 Thread = 3 Thread = 4 256*256 0,094 s 0,047 s 0,032 s 0,028 s 512*512 0,743 s 0,373 s 0,255 s 0,202 s 1024*1024 6,097 s 3,107 s 2,174 s 1,619 s 4) Perbandingan waktu proses kedua algoritma paralel untuk aplikasi perkalian matriks terlihat pada Gambar 4.1.
4 27 Waktu Proses Rata-rata (detik) 12, ,000 6,000 4,000 2,000 Jumlah proses MPICH2 dan thread Cilk++ proses = 4 proses = 8 proses = 12 proses = 16 thread = 1 thread = 2 thread = 3 thread = 4 256* * *1024 Ukuran Matriks Gambar 4.1. Grafik Perbandingan Waktu Proses Algoritma Paralel MPICH2 dan Cilk++ untuk Aplikasi Perkalian Matriks Hasil Pengujian Algoritma Paralel untuk Aplikasi Sorting Pengujian aplikasi sorting yang diimplementasikan mendapatkan hasil berupa waktu proses (dalam detik/seconds) sebagai berikut : 1) Algoritma paralel MPICH2 dengan jumlah proses 4, 8, 12, dan 16 pada cluster PC quadcore membutuhkan waktu proses seperti tampak pada Tabel 4.4. Tabel 4.4. Waktu Proses Rata-rata Sorting Algoritma Paralel MPICH2 dengan Jumlah Proses 4, 8, 12, dan 16 Jumlah Data Proses = 4 Proses = 8 Proses = 12 Proses = ,621 s 3,797 s 3,878 s 3,250 s ,469 s 7,845 s 7,800 s 6,562 s ,325 s 15,953 s 15,640 s 13,528 s ,316 s 36,675 s 31,463 s 35,714 s 2) Algoritma paralel MPICH2 dengan jumlah proses 1, 2, 3, dan 4 pada PC quadcore membutuhkan waktu proses seperti terlihat pada Tabel 4.5. Tabel 4.5. Waktu Proses Rata-rata Sorting Algoritma Paralel MPICH2 dengan Jumlah Proses 1, 2, 3, dan 4 Jumlah Data Proses = 1 Proses = 2 Proses = 3 Proses = ,330 s 7,136 s 5,306 s 4,575 s ,399 s 14,726 s 10,993 s 9,421 s ,365 s 30,132 s 22,261 s 19,416 s ,582 s 61,951 s 58,997 s 47,065 s
5 28 3) Algoritma paralel Cilk ++ dengan jumlah core atau thread 1, 2, 3, dan 4 membutuhkan waktu proses sebagaimana terlihat pada Tabel 4.6. Tabel 4.6. Waktu Proses Rata-rata Sorting Algoritma Paralel Cilk++ dengan Jumlah Thread 1, 2, 3, dan 4 Jumlah Data Thread = 1 Thread = 2 Thread = 3 Thread = ,189 s 2,660 s 1,826 s 1,464 s ,584 s 5,471 s 3,895 s 3,075 s ,740 s 11,334 s 8,087 s 6,527 s ,729 s 23,150 s 16,243 s 13,369 s 4) Perbandingan waktu proses kedua algoritma paralel untuk aplikasi sorting terlihat pada Gambar Waktu Proses Rata-rata (detik) 45, , , ,000 1 Jumlah proses MPICH2 dan thread Cilk++ proses = 4 proses = 8 proses = 12 proses = 16 thread = 1 thread = 2 thread = 3 thread = 4 5, Jumlah Data (integer) Gambar 4.2. Grafik Perbandingan Waktu Proses Algoritma Paralel MPICH2 dan Cilk++ untuk Aplikasi Sorting 4.3 Analisis Hasil Pengujian Setelah mendapatkan hasil pengujian algoritma paralel untuk aplikasi perkalian dan sorting maka dapat dilakukan analisis terhadapnya. Adapun variabel yang digunakan dalam melakukan analisis sebagaimana tersebut pada Subbab 4.1 adalah percepatan (speed-up) dan efisiensi. Tujuannya adalah untuk melihat perbandingan performansi setiap algoritma paralel pada aplikasi uji dan lingkungan paralel yang berbeda.
6 29 Pengujian algoritma paralel MPICH2 pada cluster PC quadcore menggunakan variabel uji jumlah proses 4, 8, 12, dan 16. Variabel ini digunakan untuk mengetahui sejauh mana pengaruhnya terhadap penggunaan core processor pada setiap PC. Asumsinya, penambahan jumlah proses menurut kelipatan jumlah node akan menghasilkan percepatan mendekati jumlah node pada setiap variabel. Misal untuk jumlah proses 4, maka hasil yang diharapkan adalah percepatan mendekati 4 kali bila dibandingkan dengan operasi yang sama untuk variabel jumlah proses 1 pada PC quadcore. Pengujian algoritma paralel MPICH2 pada PC quadcore menggunakan variabel uji jumlah proses 1, 2, 3, dan 4 sebagai parameter identitas baik untuk algoritma paralel MPICH2 yang diimplementasikan pada cluster PC quadcore maupun untuk algoritma paralel Cilk++ yang diimplementasikan pada PC quadcore yang menggunakan variabel uji jumlah thread 1, 2, 3, dan 4. Khusus yang terakhir, penambahan jumlah thread diharapkan akan meningkatkan percepatan sehingga mendekati jumlah core-nya Analisis Percepatan dan Efisiensi dari Algoritma Paralel untuk Aplikasi Perkalian Matriks Implementasi algoritma paralel dengan MPICH2 pada cluster PC quadcore menghasilkan percepatan yang signifikan bila dibandingkan dengan algoritma serialnya (asumsi, sama dengan jumlah proses 1). Nilai terendah percepatannya 1,180 (untuk jumlah proses 4 dan ukuran matriks 256 x 256) sedangkan nilai tertingginya 5,987 (untuk jumlah proses 16 dan ukuran matriks 1024 x 1024). Kondisi ini tampak pada Tabel 4.7. Tabel 4.7. Percepatan Perkalian Matriks Algoritma Paralel MPICH2 pada cluster PC Quadcore Ukuran Matriks Proses = 4 Proses = 8 Proses = 12 Proses = *256 1,180 2,426 2,183 1, *512 3,567 5,261 5,249 5, *1024 3,868 4,165 5,631 5,987 Implementasi algoritma paralel pada PC quadcore baik dengan MPICH2 maupun Cilk++ masing-masing menghasilkan percepatan yang jauh berbeda. Bila nilai rata-rata percepatan pada MPICH2 adalah 1,767 maka nilai rata-rata
7 30 percepatan Cilk++ mencapai 8,761 saat dibandingkan dengan algoritma serialnya (asumsi, sama dengan jumlah proses 1). Kondisi ini diperoleh dari nilai percepatan yang tampak pada Tabel 4.8. Tabel 4.8. Percepatan Perkalian Matriks Algoritma Paralel MPICH2 dan Cilk++ pada PC Quadcore Ukuran Jumlah Proses pada MPICH2 Jumlah Thread pada Cilk++ Matriks *256 1,000 1,871 2,426 2,729 1,394 2,787 4,094 4, *512 1,000 1,958 2,783 2,779 2,981 5,938 8,686 10, *1024 1,000 1,056 1,079 1,520 6,672 13,093 18,712 25,126 Sebagai pembanding obyektif, percepatan yang dihasilkan algoritma paralel Cilk++ dihitung dengan asumsi jumlah thread 1 sebagai parameter identitasnya. Maka akan diperoleh nilai percepatan sebagaimana tampak pada Tabel 4.9. Tabel 4.9. Percepatan Perkalian Matriks Algoritma Paralel Cilk++ pada PC Quadcore Ukuran Matriks Thread = 1 Thread = 2 Thread = 3 Thread = 4 256*256 1,000 2,000 2,938 3, *512 1,000 1,992 2,914 3, *1024 1,000 1,962 2,805 3,766 Dari analisis kecepatan di atas didapati bahwa implementasi algoritma paralel MPICH2 untuk aplikasi perkalian matriks pada cluster PC quadcore mampu meningkatkan performansi komputasi dengan memanfaatkan core processor yang dimiliki meskipun belum maksimal. Walaupun algoritma ini tidak secara eksplisit membagi pekerjaan pada core tertentu tetapi jumlah proses yang banyak menyebabkan sistem operasi memaksimalkan penggunaan core yang dimiliki. Hal ini dibuktikan dengan dicapainya percepatan melebihi jumlah node yang digunakan (4 PC dalam cluster). Sedangkan implementasi algoritma paralel Cilk++ untuk aplikasi yang sama pada PC quadcore mampu menghasilkan percepatan maksimal 3,766, hampir mencapai 4 atau jumlah yang sama dengan core processor yang dimiliki PC. Secara umum peningkatan percepatannya berbanding lurus dengan penambahan jumlah thread yang digunakan. Artinya teknik multithreading dari Cilk++ mampu memaksimalkan penggunaan core yang dimiliki.
8 31 Analisis lebih lanjut terhadap percepatan masing-masing algoritma paralel menghasilkan nilai efisiensi sebagaimana tampak pada Tabel 4.10 dan Tabel 4.11, di mana bila dibandingkan dengan percepatan algoritma paralel MPICH2 dengan jumlah proses 1 maka nilai terendahnya adalah 0,120 (untuk algoritma paralel MPICH2 dengan jumlah proses 16 pada ukuran matriks 256 x 256) dan nilai tertingginya adalah 6,672 (untuk algoritma paralel Cilk++ dengan jumlah thread 1 pada ukuran matriks 1042 x 1024). Tabel Efisiensi Perkalian Matriks Algoritma Paralel MPICH2 pada Cluster PC Quadcore Ukuran Matriks Proses = 4 Proses = 8 Proses = 12 Proses = *256 0,295 0,303 0,182 0, *512 0,892 0,658 0,437 0, *1024 0,967 0,521 0,469 0,374 Tabel Efisiensi Perkalian Matriks Algoritma Paralel pada PC Quadcore Ukuran Jumlah Proses pada MPICH2 Jumlah Thread pada Cilk++ Matriks *256 1,000 0,936 0,809 0,682 1,394 1,394 1,365 1, *512 1,000 0,979 0,928 0,695 2,981 2,969 2,895 2, *1024 1,000 0,528 0,360 0,380 6,672 6,546 6,237 6,282 Efisiensi obyektif untuk algoritma paralel Cilk++ ditunjukkan pada Tabel 4.12, di mana nilai tertingginya adalah 0,996 (pada jumlah thread = 2 dan ukuran matriks 512 x 512) dan terendahnya adalah 0,839 (pada jumlah thread = 4 dan ukuran matriks 256 x 256). Tabel Efisiensi Perkalian Matriks Algoritma Paralel Cilk++ pada PC Quadcore Ukuran Matriks Thread = 1 Thread = 2 Thread = 3 Thread = 4 256*256 1,000 1,000 0,979 0, *512 1,000 0,996 0,971 0, *1024 1,000 0,981 0,935 0,941 Perbandingan percepatan algoritma paralel dengan MPICH2 dan Cilk++ baik yang diimplementasikan pada cluster PC quadcore maupun PC quadcore secara grafis ditunjukkan oleh Gambar 4.3.
9 32 Percepatan 3 25, , ,000 Jumlah proses MPICH2 dan thread Cilk++ proses = 4 proses = 8 proses = 12 proses = 16 thread = 1 thread = 2 thread = 3 thread = 4 256* * *1024 Ukuran Matriks Gambar 4.3. Grafik Percepatan Algoritma Paralel MPICH2 dan Cilk++ untuk Aplikasi Perkalian Matriks 4,000 3,500 Percepatan 3,000 2,500 2,000 1,500 Ukuran Matriks 256* * *1024 1,000 0,500 thread = 1 thread = 2 thread = 3 thread = 4 Jumlah Thread pada Cilk++ Gambar 4.4. Grafik Percepatan Algoritma Paralel Cilk++ untuk Aplikasi Perkalian Matriks Dari grafik tersebut diperoleh kecenderungan percepatan dari implementasi algoritma paralel dengan MPICH2 mengalami perubahan yang hampir mendatar dengan pertambahan ukuran matriks, berbeda dengan implementasi algoritma
10 33 Cilk++ yang memiliki kecenderungan peningkatan percepatan sebanding dengan penambahan jumlah thread walaupun ukuran matriks bertambah. Kecenderungan percepatan Cilk++ mendekati jumlah core ditunjukkan secara grafis pada Gambar 4.4. Perbandingan efisiensi dari implementasi algoritma paralel pada MPICH2 dan Cilk++ baik yang diimplementasikan pada cluster PC quadcore maupun PC quadcore secara grafis ditunjukkan Gambar 4.5. Efisiensi 8,000 7,000 6,000 5,000 4,000 3,000 2,000 Jumlah proses MPICH2 dan thread Cilk++ proses = 4 proses = 8 proses = 12 proses = 16 thread = 1 thread = 2 thread = 3 thread = 4 1, * * *1024 Ukuran Matriks Gambar 4.5. Grafik Efisiensi Algoritma Paralel MPICH2 dan Cilk++ untuk Aplikasi Perkalian Matriks Dari grafik di atas terlihat bahwa nilai efisiensi yang dihasilkan oleh algoritma paralel dengan Cilk++ pada perkalian matriks jauh lebih besar bila dibandingkan dengan nilai efisiensi dari algoritma paralel dengan MPICH. Hal ini tentu menjadi catatan bahwa implementasi algoritma paralel dengan MPICH pada cluster PC quadcore belum bisa memaksimalkan paralelisme core yang dimilikinya, sedangkan algoritma paralel dengan Cilk++ mampu memaksimalkan paralelisme yang dimiliki PC quadcore.
11 Analisis Percepatan dan Efisiensi dari Algoritma Paralel untuk Aplikasi Sorting Implementasi algoritma paralel dengan MPICH2 pada cluster PC quadcore menghasilkan percepatan yang signifikan bila dibandingkan dengan algoritma serialnya (asumsi, sama dengan jumlah proses 1). Nilai terendahnya 2,617 (untuk jumlah proses 4 dan jumlah data ) sedangkan nilai tertingginya 4,175 (untuk jumlah proses 16 dan jumlah data ). Kondisi ini tampak pada Tabel Tabel Percepatan Sorting Algoritma Paralel MPICH2 pada Cluster PC Quadcore Jumlah Data Proses = 4 Proses = 8 Proses = 12 Proses = ,885 3,511 3,437 4, ,617 3,493 3,513 4, ,643 3,533 3,604 4, ,668 3,152 3,674 3,236 Seperti halnya pada perkalian matriks, implementasi algoritma paralel untuk sorting pada PC quadcore baik dengan MPICH2 maupun Cilk++ masing-masing menghasilkan percepatan yang jauh berbeda. Bila nilai rata-rata percepatan pada MPICH2 adalah 2,009 maka nilai rata-rata percepatan Cilk++ mencapai 5,881 saat dibandingkan dengan algoritma serialnya (asumsi, sama dengan jumlah proses 1). Kondisi ini diperoleh dari nilai percepatan yang tampak pada Tabel Tabel Percepatan Sorting Algoritma Paralel MPICH2 dan Cilk++ pada PC Quadcore Jumlah Data Jumlah Proses pada MPICH2 Jumlah Thread pada Cilk ,000 1,868 2,512 2,914 2,569 5,011 7,300 9, ,000 1,861 2,492 2,908 2,589 5,008 7,034 8, ,000 1,871 2,532 2,903 2,593 4,973 6,970 8, ,000 1,866 1,959 2,456 2,584 4,993 7,116 8,703 Sebagai pembanding obyektif, percepatan yang dihasilkan algoritma paralel Cilk++ dihitung dengan asumsi jumlah thread 1 sebagai parameter identitasnya. Maka akan diperoleh nilai percepatan sebagaimana tampak pada Tabel 4.15.
12 35 Tabel Percepatan Sorting Algoritma Paralel Cilk++ pada PC Quadcore Jumlah Data Thread = 1 Thread = 2 Thread = 3 Thread = ,000 1,925 2,681 3, ,000 1,936 2,693 3, ,000 1,919 2,632 3, ,000 1,952 2,706 3,270 Senada dengan analisis percepatan untuk aplikasi perkalian matriks, implementasi algoritma paralel MPICH2 untuk aplikasi perkalian matriks pada cluster PC quadcore mampu meningkatkan performansi komputasi dengan memanfaatkan core processor yang dimiliki meskipun belum maksimal. Walaupun algoritma ini tidak secara eksplisit membagi pekerjaan pada core tertentu tetapi jumlah proses yang banyak menyebabkan sistem operasi memaksimalkan penggunaan core yang dimiliki. Hal ini dibuktikan dengan dicapainya percepatan melebihi jumlah node yang digunakan (4 PC dalam cluster). Sedangkan implementasi algoritma paralel Cilk++ untuk aplikasi yang sama pada PC quadcore mampu menghasilkan percepatan maksimal 3,354 atau hampir mencapai jumlah yang sama dengan core processor yang dimiliki PC quadcore. Secara umum peningkatan percepatannya berbanding lurus dengan penambahan jumlah thread yang digunakan. Analisis lebih lanjut terhadap percepatan masing-masing algoritma paralel menghasilkan nilai efisiensi sebagaimana tampak pada Tabel 4.16 dan Tabel 4.17, di mana bila dibandingkan dengan percepatan algoritma paralel MPICH2 dengan jumlah proses 1 maka nilai terendahnya adalah 0,202 (untuk algoritma paralel MPICH2 dengan jumlah proses 16 dan jumlah data ) dan nilai tertingginya adalah 2,593 (untuk algoritma paralel Cilk++ dengan jumlah thread 1 dan jumlah data ). Tabel Efisiensi Sorting Algoritma Paralel MPICH2 pada PC Quadcore Jumlah Data Proses = 4 Proses = 8 Proses = 12 Proses = ,721 0,439 0,286 0, ,654 0,437 0,293 0, ,661 0,442 0,300 0, ,667 0,394 0,306 0,202
13 36 Tabel Efisiensi Sorting Algoritma Paralel pada PC Quadcore Jumlah Data Jumlah Proses pada MPICH2 Jumlah Thread pada Cilk ,000 0,934 0,837 0,728 2,569 2,506 2,433 2, ,000 0,930 0,831 0,727 2,589 2,504 2,345 2, ,000 0,935 0,844 0,726 2,593 2,487 2,323 2, ,000 0,933 0,653 0,614 2,584 2,496 2,372 2,176 Efisiensi obyektif untuk algoritma paralel Cilk++ ditunjukkan pada Tabel 4.18, di mana nilai tertingginya adalah 0,975 dan terendahnya adalah 0,833. Tabel Efisiensi Sorting Algoritma Paralel Cilk++ pada PC Quadcore Jumlah Data Thread = 1 Thread = 2 Thread = 3 Thread = ,000 0,975 0,947 0, ,000 0,967 0,906 0, ,000 0,959 0,896 0, ,000 0,966 0,918 0,842 1 Percepatan 9,000 8,000 7,000 6,000 5,000 4,000 3,000 2,000 Jumlah proses MPICH2 dan thread Cilk++ proses = 4 proses = 8 proses = 12 proses = 16 thread = 1 thread = 2 thread = 3 thread = 4 1, Jumlah Data (integer) Gambar 4.6. Grafik Percepatan Algoritma Paralel MPICH2 dan Cilk++ untuk Aplikasi Sorting
14 37 Perbandingan percepatan algoritma paralel dengan MPICH2 dan Cilk++ baik yang diimplementasikan pada cluster PC quadcore maupun PC quadcore secara grafis ditunjukkan oleh Gambar 4.6. Dari grafik tersebut didapati bahwa percepatan kedua algoritma paralel mengalami peningkatan sejalan dengan bertambahnya jumlah proses atau thread. Berbeda dengan perkalian matriks, pada sorting perbedaan percepatan pada kedua algoritma paralel tidak terlalu jauh. Walaupun demikian bila melihat dari jumlah prosesor yang digunakan untuk implementasi keduanya maka algoritma paralel dengan Cilk++ lebih mendekati harapan karena percepatannya hampir berbanding lurus dengan jumlah core-nya. Pada Gambar 4.7. tampak bahwa kecenderungan percepatan algoritma paralel dengan Cilk++ mengikuti pola hampir linier. Hal ini menunjukkan bahwa algoritma paralel menggunakan setiap core processor lebih maksimal bila dibandingkan dengan algoritma paralel dengan MPICH2. 4,000 3,500 Percepatan 3,000 2,500 2,000 1,500 Jumlah Data (integer) ,000 0,500 thread = 1 thread = 2 thread = 3 thread = 4 Jumlah Thread pada Cilk++ Gambar 4.7. Grafik Percepatan Algoritma Paralel Cilk++ untuk Aplikasi Sorting Perbandingan efisiensi dari kedua algoritma paralel ditunjukkan pada Gambar 4.8. di mana tampak bahwa efisiensi algoritma paralel dengan MPICH tidak mencapai nilai 1 sedangkan efisiensi algoritma paralel dengan Cilk++ mencapai lebih dari nilai 2. Apabila diambil rata-rata efisiensi dari keduanya maka efisiensi algoritma
15 38 paralel dengan Cilk++ 5,872 kali lebih baik dibandingkan dengan algoritma paralel dengan MPICH2. 3,000 Efisiensi 2,500 2,000 1,500 1,000 0,500 Jumlah proses MPICH2 dan thread Cilk++ proses = 4 proses = 8 proses = 12 proses = 16 thread = 1 thread = 2 thread = 3 thread = Jumlah Data (integer) Gambar 4.8. Grafik Efisiensi Algoritma Paralel MPICH2 dan Cilk++ untuk Aplikasi Sorting
BAB IV PENGUJIAN DAN ANALISIS
BAB IV PENGUJIAN DAN ANALISIS Pada bab ini akan dijelaskan tentang pengujian dari masing masing metode computing dan juga analisa dari hasil pengujian tersebut. Pengujian dilakukan pada waktu proses dengan
1. PENDAHULUAN 1.1. LATAR BELAKANG MASALAH
1. PENDAHULUAN 1.1. LATAR BELAKANG MASALAH Pada saat ini, teknologi mengalami kemajuan yang sangat pesat, khususnya pada perkembangan komputer. Adapun salah satu teknologi yang mendukung cepatnya perhitungan
BAB II LANDASAN TEORI
A II LANDASAN TEORI 2.1 Komputasi Paralel Teknologi komputasi paralel sudah berkembang lebih dari dua dekade, penggunaannya semakin beragam mulai dari kebutuhan perhitungan di laboratorium fisika nuklir,
1. PENDAHULUAN 1.1 Latar Belakang
1. PENDAHULUAN 1.1 Latar Belakang Komputasi berkinerja tinggi (high performance computing) dapat dikaitkan dengan sebuah metode untuk meningkatkan kinerja dari sebuah aplikasi. Hal ini meliputi pembagian
BAB III PERANCANGAN SISTEM
BAB III PERANCANGAN SISTEM 3.1 Konfigurasi Cluster PC Multicore Penelitian ini bertujuan untuk mengetahui pengaruh algortima paralel pada kinerja komputasi paralel. Untuk itu konfigurasi hardware disusun
BAB I PENDAHULUAN. penggunaan teknologi dalam menunjang kehidupan sehari - hari. berdasarkan data yang dihimpun oleh Gartner International Data
BAB I PENDAHULUAN 1.1. Latar Belakang Pertumbuhan teknologi saat ini semakin meningkat secara pesat dari waktu ke waktu. Konsumen semakin menyadari akan pentingnya penggunaan teknologi dalam menunjang
Prio Handoko, S.Kom., M.T.I.
Sistem Operasi Prio Handoko, S.Kom., M.T.I. Program Studi Teknik Informatika Universitas Pembangunan Jaya Jl. Boulevard - Bintaro Jaya Sektor VII Tangerang Selatan Banten 15224 Esensi Konsep Proses Multithreading
Analisis Kinerja Matrix Multiplication Pada Lingkungan Komputasi Berkemampuan Tinggi (Cuda Gpu)
Analisis Kinerja Matrix Multiplication Pada Lingkungan Komputasi Berkemampuan Tinggi (Cuda Gpu) 1 Machudor Yusman, 2 Anie Rose Irawati, 3 Achmad Yusuf Vidyawan 1 Jurusan Ilmu Komputer FMIPA Unila 2 Jurusan
ANALISIS KOMPUTASI PARALEL DAN SERIAL PADA ALGORITMA MERGE SORT
J. Sains MIPA, April 2018, Vol. 18, No. 1, Hal.: 13-18 ISSN 1978-1873 ANALISIS KOMPUTASI PARALEL DAN SERIAL PADA ALGORITMA MERGE SORT Machudor Yusman, Aristoteles* dan Anie Rose Irawati Jurusan Ilmu Komputer
BAB I PENDAHULUAN. 1.1 Latar Belakang
BAB I PENDAHULUAN 1.1 Latar Belakang Bilangan prima merupakan suatu hal yang mendasar dan sangat penting dalam bidang matematika secara umum dan teori bilangan secara khusus (Agrawal et al, 2002). Sejak
BAB I PENDAHULUAN 1.1 LATAR BELAKANG MASALAH
1 BAB I PENDAHULUAN 1.1 LATAR BELAKANG MASALAH Perkembangan teknologi komputasi dan penggunaannya sebagai mesin pemroses data kini kian pesat dan sudah sangat banyak digunakan. Bagi kebanyakan user, komputer
BAB I PENDAHULUAN. Merancang aplikasi Paralel Processing yang diimplementasikan dengan penggunaan Computer-Unified-Device-Architecture (CUDA).
BAB I PENDAHULUAN 1.1. Tujuan Merancang aplikasi Paralel Processing yang diimplementasikan dengan penggunaan Computer-Unified-Device-Architecture (CUDA). 1.2. Latar Belakang Banyak Central Processing Unit
RENDERING ANIMASI PADA LINGKUNGAN KOMPUTASI KINERJA TINGGI
RENDERING ANIMASI PADA LINGKUNGAN KOMPUTASI KINERJA TINGGI Yogi Nugraha 1, Fitriyani 2, Nurul Ikhsan 3 123 Program Studi Ilmu Komputasi, Telkom University, Bandung 1 [email protected], 2 [email protected],
8. PERANCANGAN SISTEM MULTI AGEN. Pendahuluan
8. PERANCANGAN SISTEM MULTI AGEN Pendahuluan Peningkatan kecepatan proses komputasi sebagai solusi dari kecepatan maju sistem penyemprot berbasis sensor membutuhkan konsep tersendiri yang cukup kompleks.
KOMPUTASI PARALEL UNTUK SEGMENTASI CITRA DIGITAL DENGAN PARTICLE SWARM OPTIMIZATION
KOMPUTASI PARALEL UNTUK SEGMENTASI CITRA DIGITAL DENGAN PARTICLE SWARM OPTIMIZATION SKRIPSI Diajukan Untuk Memenuhi Sebagian Persyaratan Mencapai Derajat Sarjana Teknik Informatika Agustinus Kristiadi
4 HASIL DAN PEMBAHASAN
27 4 HASIL DAN PEMBAHASAN 4. Rancangan Arsitektur Sistem Arsitektur sistem yang akan dikembangkan dari penelitian ini terdiri dari 2 Komponen, yaitu: Komponen pertama adalah Komponen web, yaitu bagian
BAB V HASIL SIMULASI
46 BAB V HASIL SIMULASI Pada bab ini akan disajikan beberapa hasil pendekatan numerik harga opsi put Amerika menggunakan metode beda hingga. Algoritma yang disusun di bawah ini untuk menentukan harga opsi
Penggunaan Algoritma Paralel dalam Optimasi Prosesor Multicore
Penggunaan Algoritma Paralel dalam Optimasi Prosesor Multicore Rafi Ramadhan 13512075 Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi Bandung, Jl. Ganesha 10
PENYELESAIAN PROBLEM GAUSSIAN ELIMINATION MENGGUNAKAN POSIX THREAD, OPENMP DAN INTEL TBB
PENYELESAIAN PROBLEM GAUSSIAN ELIMINATION MENGGUNAKAN POSIX THREAD, OPENMP DAN INTEL TBB Ari Wibowo Jurusan Teknik Informatika, Politeknik Negeri Batam Jl. Parkway, Batam Center, 29461 [email protected]
PEMBANGUNAN CLUSTER PARALEL MENGGUNAKAN RASPBERRY PI
PEMBANGUNAN CLUSTER PARALEL MENGGUNAKAN RASPBERRY PI Yulius Denny Prabowo 1, Ester Lumba 2, Rino Alfian 3 1,2,3 Program Studi Informatika, Fakultas Industri Kreatif, Institut Teknologi dan Bisnis Kalbis
Super computer . Perkembangan Science dan Komputasi Numerik Fenomena Alam Observasi Hypotesis Percobaan untuk Pembuktian Percobaa n fisik Teori Komputasi numerik (simulasi) Fenomena Alam : Suatu kejadian
PENGGUNAAN ALGORITMA PARALEL DALAM OPTIMASI PROSESOR MULTICORE
PENGGUNAAN ALGORITMA PARALEL DALAM OPTIMASI PROSESOR MULTICORE Penggunaan Algoritma Paralel dalam Optimasi Prosesor Multicore Rafi Ramadhan 13512075 Program Studi Teknik Informatika Sekolah Teknik Elektro
Akuntansi Biaya. Cost Behavior Analysis. Wahyu Anggraini, SE., M.Si. Modul ke: Fakultas FEB. Program Studi Akuntansi.
Akuntansi Biaya Modul ke: Cost Behavior Analysis Fakultas FEB Wahyu Anggraini, SE., M.Si. Program Studi Akuntansi www.mercubuana.ac.id Classification Cost Biaya tetap adalah Biaya yang secara total tidak
BAB III METODE PENELITIAN
BAB III METODE PENELITIAN Penelitian implementasi pemrograman paralel dalam deteksi tepi menggunakan metode operator Sobel dibuat dengan menggunakan bahasa pemrograman C++. Metode penelitian yang digunakan
Kompleksitas Algoritma Rank Sort dan Implementasi pada Parallel Programming Dengan Menggunakan OpenMP
Kompleksitas Algoritma Rank Sort dan Implementasi pada Parallel Programming Dengan Menggunakan OpenMP Muhammad Indra NS - 23515019 1 Program Magister Informatika Sekolah Teknik Elektro dan Informatika
Penggunakan lebih dari satu CPU untuk menjalankan sebuah program secara simultan. Tujuan Utama Untuk meningkatkan performa komputasi.
PARALLEL PROCESSING Penggunakan lebih dari satu CPU untuk menjalankan sebuah program secara simultan. Tujuan Utama Untuk meningkatkan performa komputasi. Komputasi Parallel Salah satu teknik melakukan
SISTEM OPERASI THREAD DAN MULTITHREADING
SISTEM OPERASI THREAD DAN MULTITHREADING D3 Komputer dan Sistem Informasi Sekolah Vokasi Universitas Gadjah Mada 2011 A. Thread Thread adalah unit terkecil dalam suatu proses yang bisa dijadwalkan oleh
BAB I PENDAHULUAN 1.1 Latar Belakang
BAB I PENDAHULUAN 1.1 Latar Belakang Super komputer adalah komputer paralel yang digunakan untuk komputasi tinggi, yang tidak bisa diselesaikan dengan komputasi biasa seperti pemodelan atom, molekul, fusi
ABSTRAK. vi Universitas Kristen Maranatha
ABSTRAK Pembuatan aplikasi berbasis web menunjukkan peningkatan yang cukup besar. Untuk menunjang kebutuhan komputasi dari aplikasi berbasis web diperlukan adanya sebuah peladen (server) web dan aplikasi
IMPLEMENTASI GRID COMPUTING DENGAN MENGGUNAKAN PENGALAMATAN IPv6
IMPLEMENTASI GRID COMPUTING DENGAN MENGGUNAKAN PENGALAMATAN IPv6 Ahmad Makhsun¹, Idris Winarno, SST, M.Kom.² ¹Mahasiswa Jurusan Teknik Informatika, ²Dosen Jurusan Teknik Informatika Jurusan Teknik Informatika
BAB 1 PENDAHULUAN. Pengukuran overhead..., Ida Nurhaida, FT UI, 2009
BAB 1 PENDAHULUAN Dalam era globalisasi, teknologi informasi jaringan komputer akan memegang peranan yang sangat menentukan dalam kompetisi di dunia mendatang. Keberhasilan dalam menguasai teknologi informasi
Defenisi Sistem Waktu Nyata
PENDAHULUAN Defenisi Sistem Waktu Nyata Menurut Kamus komputer Oxford: Setiap sistem yang waktu terjadinya output sangat signifikan. Jarak antara waktu input terhadap waktu terjadinya output harus sangat
10. PARALLEL PROCESSING
10. PARALLEL PROCESSING Parallel Processing Penggunakan lebih dari satu CPU untuk menjalankan sebuah program secara simultan. Tujuan Utama Untuk meningkatkan performa komputasi. Komputasi Parallel Salah
Thread, SMP, dan Microkernel (P ( e P rtemuan ua ke-6) 6 Agustus 2014
Thread,, SMP, dan Microkernel (Pertemuan ke-6) Agustus 2014 Pokok Bahasan Pokok Bahasan: Thread, SMP, dan Microkernel Sub Pokok Bahasan: Multithreading Fungsionalitas thread Jenis-jenis thread TIU: Mahasiswa
B A B I I K A J I A N T E O R I D A N H I P O T E S I S T I N D A K A N
B A B I I K A J I A N T E O R I D A N H I P O T E S I S T I N D A K A N 2. 1 K a j i a n T e o r i 2. 1. 1 P e r m a i n a n B o l a B a s k e t P e r m a i n a n b o l a b a s k e t t e r c e t u s d
KOMPUTASI PADA JARINGAN KOMPUTER SEBAGAI ALTERNATIF PENINGKATAN KINERJA KOMPUTASI
KOMPUTASI PADA JARINGAN KOMPUTER SEBAGAI ALTERNATIF PENINGKATAN KINERJA KOMPUTASI Saat ini peningkatan kecepatan prosesor sangat luar biasa. Meskipun kecepatan processor dapat ditingkatkan terus, namun
BAB 4 PEMBAHASAN. penelitian sebelumnya, hasil tersebut kemudian dianalisis, dimana hasil dari analisis
BAB 4 PEMBAHASAN 4.1 Pendahuluan Pada bab ini ditampilkan hasil dari simulasi yang telah dilakukan pada tahap penelitian sebelumnya, hasil tersebut kemudian dianalisis, dimana hasil dari analisis tersebut
AES pipeline yang diharapkan. Implementasinya akan menggunakan prosedur komunikasi MPI point-to-point send-receive untuk aliran proses penyandian.
7 Studi Pustaka Kegiatan yang dilakukan pada tahap ini adalah mengumpulkan semua informasi atau literatur yang terkait dengan penelitian. Informasi tersebut didapat dari buku, internet, dan artikel yang
BAB I PENDAHULUAN. 1.1 Latar Belakang
BAB I PENDAHULUAN 1.1 Latar Belakang Saat ini berbagai komunitas di antaranya akademik, peneliti, bisnis dan industri dihadapkan pada pertambahan kebutuhan komputasi yang semakin besar dan komplek. Kebutuhan
BAB I PENDAHULUAN Latar Belakang Masalah
1. BAB 1 1.1. Latar Belakang Masalah BAB I PENDAHULUAN Database merupakan komponen yang sangat penting dalam pembangunan aplikasi berbasis teknologi informasi. Dalam berbagai jenis aplikasi, database digunakan
KLASIFIKASI ARSITEKTURAL
ArKom 02 (Klasifikasi Sistem Komputer) PDF 2 / 1-9 KLASIFIKASI ARSITEKTURAL Ada 3 skema klasifikasi arsitektural sistem komputer, yaitu: 1. Klasifikasi Flynn Didasarkan pada penggandaan alur instruksi
Hendy Kusumo Nugroho ( kelas A)
Review bab 15 "Penjadwalan Prosesor Jamak" Anggota kelompok : Andri Sattria (0606104196 - kelas A) Freddy Setiawan (0606104252 - kelas A) Hendy Kusumo Nugroho (0606101420 - kelas A) R. Brahmastro K ( 1205000746
KONSEP DASAR DAN PERILAKU BIAYA
KONSEP DASAR DAN PERILAKU BIAYA Pengertian Sebagian besar keputusan yang diambil oleh manajemen memerlukan informasi biaya yang didasarkan pada perilakunya. Oleh sebab itu perlu diketahui penggolongan
BAB II LANDASAN TEORI
BAB II LANDASAN TEORI 2.1 Algoritma Algoritma adalah deskripsi langkah-langkah penyelesaian masalah yang tersusun secara logis atau urutan logis pengambilan keputusan untuk pemecahan suatu masalah. Algoritma
BAB I PENDAHULUAN. 1.1 Latar Belakang
BAB I PENDAHULUAN 1.1 Latar Belakang Dari tahun ke tahun, telah banyak penelitian yang dilakukan untuk menyediakan layanan multicast, dimulai dari IP multicast sampai dengan application layer multicast
BAB 3 METODOLOGI PENELITIAN
BAB 3 METODOLOGI PENELITIAN 31 Pendahuluan Algoritma Resilient Backpropagation (RPROP) dibagi menjadi dua bagian proses yaitu forward pass dan backward pass Forward pass berfungsi untuk mendapatkan nilai
BAB 2 LANDASAN TEORI. menyediakan layanan ke komputer lain melalui koneksi jaringan. Server dapat
BAB 2 LANDASAN TEORI 2.1 Server Server (Sosinsky, 2009:108) adalah sebuah program perangkat lunak yang menyediakan layanan ke komputer lain melalui koneksi jaringan. Server dapat dijalankan pada sistem
BAB II DASAR TEORI GPU Computing
BAB II DASAR TEORI Bab ini berisi tentang dasar teori dari setiap metode computing yang berhubungan dengan perancangan skripsi antara lain tentang GPU Computing menggunakan CUDA, CPU Computing, Cluster
BAB I PENDAHULUAN. 1.1 Latar Belakang
BAB I PENDAHULUAN 1.1 Latar Belakang Seiring kebutuhan komputasi pada bidang sains yang terus meningkat, CPU (Central Processing Unit) cluster atau komputer cluster diharapkan bisa memenuhi kebutuhan komputasi
Metode Penyimpanan Data Secara Kolaboratif Dalam Jaringan Sensor
Metode Penyimpanan Data Secara Kolaboratif Dalam Jaringan Sensor Oleh : M. Mufid Mas Udi 2205100010 Dosen Pembimbing : Dr. Ir. Wirawan,DEA 196311901989031011 Jurusan Teknik Elektro ITS Surabaya 2010 Latar
Analisis Perbandingan Komputasi GPU dengan CUDA dan Komputasi CPU untuk Image dan Video Processing
Analisis Perbandingan Komputasi GPU dengan CUDA dan Komputasi CPU untuk Image dan Video Processing Bagus Kurniawan Teguh Bharata Adji Jurusan Teknik Elektro dan Teknologi Informasi Jurusan Teknik Elektro
BAB III ANALISIS DAN PERANCANGAN 1.1 ANALISA KEBUTUHAN SISTEM
BAB III ANALISIS DAN PERANCANGAN 1.1 ANALISA KEBUTUHAN SISTEM Saat ini, sebagian besar aplikasi yang digunakan untuk tujuan ilmu pengetahuan dan bisnis pada berbagai skala membutuhkan puluhan atau bahkan
Analisis Kinerja Sistem Evaluasi Kinerja EVALUASI KINERJA
Analisis Kinerja Sistem Evaluasi Kinerja EVALUASI KINERJA 1. Defenisi Kinerja dari sistem komputasi Dapat kita definisikan dengan : Sejauh mana suatu sistem dapat membuat kita melakukan apa yang ingin
PERILAKU BIAYA AKTIVITAS
PERILAKU BIAYA AKTIVITAS A. Konsep Dasar Perilaku Biaya Aktivitas Perilaku biaya (cost behavior) mengacu pada reaksi biaya terhadap aktivitas perusahaan. Aktivitas adalah pengorbanan waktu dan input untuk
BAB IV. ANALISA dan PENGUJIAN ALAT
BAB IV ANALISA dan PENGUJIAN ALAT Dalam bab ini akan disampaikan pengujian disertakan teori perhitungan pergerakkan motor DC, motor stepper, interpolasi motor stepper, input digital fotosensor, barcode
SINKRONISASI DATA DENGAN PEMROSESAN PARALEL MENGGUNAKAN MODEL PEMROGRAMAN MAPREDUCE
SINKRONISASI DATA DENGAN PEMROSESAN PARALEL MENGGUNAKAN MODEL PEMROGRAMAN MAPREDUCE Murti Retnowo Jurusan Manajemen Informatika, UTY, Yogyakarta e-mail: [email protected] ABSTRAK Penelitian dalam pemrosesan
Pemrosesan Paralel. Haddad Sammir, M.Kom. Definisi dan Motivasi Pemrosesan Paralel. February 24, 2015
Pemrosesan Definisi dan Motivasi Pemrosesan February 24, 2015 Pengertian Pemrosesan Secara etimologi Definisi ilmiah Pengertian Pemrosesan, Secara Etimologi Pemrosesan paralel tediri dari dua kata: Pengertian
ARSITEKTUR KOMPUTER. Satu CPU yang mengeksekusi instruksi satu persatu dan menjemput atau menyimpan data satu persatu.
ARSITEKTUR KOMPUTER Dua element utama pd sistem komputer konvensional: Memory Processor Klasifikasi Arsitektur komputer (Michael Flynn), berdasarkan karakteristiknya termasuk banyaknya processor, banyaknya
BAB 1 PENDAHULUAN. 1.1 Latar Belakang. 1.2 Rumusan Masalah
BAB 1 PENDAHULUAN 1.1 Latar Belakang Di era teknologi yang semakin maju ini, banyak komunitas seperti di bidang kedokteran, penelitian, bisnis maupun akademik yang membutuhkan komputasi yang cepat guna
Arsitektur Komputer. Dua element utama pd sistem komputer konvensional: Memory Processor
Arsitektur Komputer Dua element utama pd sistem komputer konvensional: Memory Processor Klasifikasi Arsitektur komputer (Michael Flynn), berdasarkan karakteristiknya termasuk banyaknya processor, banyaknya
Antarmuka CPU. TSK304 - Teknik Interface dan Peripheral. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro.
TSK304 - Teknik Interface dan Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Pembahasan tentang: Dasar-dasar elektronik dan kebutuhan desain mikroprosesor Interkoneksi CPU, memori
Pengantar Teknik Informatika
Pengantar Teknik Informatika Algoritma dan Kompleksitas Pertemuan Ke-3 Materi E-learning Tanggal : 1 Oleh : Supatman Fakultas Teknologi Informasi Universitas Mercu Buana Yogyakarta Tahun 2012 Algoritma
BAB I PENDAHULUAN. seiring perkembangan teknologi mikroprosesor, proses komputasi kini dapat
BAB I PENDAHULUAN I.1 Latar Belakang Proses komputasi yang dapat dilakukan oleh komputer telah berkembang dengan pesat. Pada awalnya proses komputasi hanya dapat dilakukan secara sekuensial saja. Sebuah
Kuliah#7 TSK617 Pengolahan Paralel - TA 2011/2012. Eko Didik Widianto
Kuliah#7 TSK617 Pengolahan Paralel - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang: pustaka Posix Thread dan aplikasinya Pustaka Pthread
Model Pemrograman Paralel
Model Pemrograman Paralel Eko Didik Widianto ([email protected]) Lab Embedded, Siskom - Undip @2011 eko didik widianto (siskom undip) SK617 Pengolahan Paralel 1 / 22 Pengolahan Paralel Pokok Bahasan Konsep
Multithreading untuk Algoritma Divide and Conquer
Multithreading untuk Algoritma Divide and Conquer Novan Parmonangan Simanjuntak(13509034) Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi Bandung, Jl. Ganesha
ANALISA KINERJA CLUSTER LINUX DENGAN PUSTAKA MPICH TERHADAP PERKALIAN MATRIKS
ANALISA KINERJA CLUSTER LINUX DENGAN PUSTAKA MPICH TERHADAP PERKALIAN MATRIKS Fani Fatullah, A.Benny Mutiara MQN,Chandra Yulianto Universitas Gunadarma Jl. Margonda Raya 100, Depok, 16424 e-mail : [email protected],[email protected]
PENGARUH PADA PEMROSESAN PARALEL UNTUK KOMPRESI VIDEO
Seminar SENATIK Nasional Vol. II, 26 Teknologi November Informasi 2016, ISSN: dan 2528-1666 Kedirgantaraan (SENATIK) Vol. II, 26 November 2016, ISSN: 2528-1666 PeP- 121 PENGARUH PADA PEMROSESAN PARALEL
Komputasi Paralel Sebagai Alternatif Solusi Peningkatan Kinerja Komputasi
Thomas Anung Basuki Komputasi Paralel Sebagai Alternatif Solusi Peningkatan Kinerja Komputasi Intisari Makalah ini membahas komputasi paralel pada jaringan komputer menggunakan PVM. Untuk memperjelas,
Pendeteksian Kemacetan Lalu Lintas dengan Compute Unified Device Architecture (CUDA)
Pendeteksian Kemacetan Lalu Lintas dengan Compute Unified Device Architecture (CUDA) LAPORAN TUGAS AKHIR Disusun sebagai syarat kelulusan tingkat sarjana oleh: Muhammad Ismail Faruqi / 13503045 PROGRAM
BAB IV IMPLEMENTASI DAN PENGUJIAN
68 BAB IV IMPLEMENTASI DAN PENGUJIAN Bab ini membahas tentang program yang telah dianalisis dan dirancang atau realisasi program yang telah dibuat. Pada bab ini juga akan dilakukan pengujian program. 4.1
BAB II TINJAUAN PUSTAKA. Pada bagian ini akan dijelaskan tentang state of the art dari hal-hal. CVE, dan implementasi deteksi tabrakan pada CVE.
BAB II TINJAUAN PUSTAKA Pada bagian ini akan dijelaskan tentang state of the art dari hal-hal mendasar yang berkaitan dengan penelitian ini, yaitu tentang deteksi tabrakan, CVE, dan implementasi deteksi
1.PENDAHULUAN 1.1 Latar Belakang
1.PENDAHULUAN 1.1 Latar Belakang Pemakaian tenaga listrik dapat naik turun sebanding dengan besar kecilnya kegiatan dilakukan oleh manusia dalam periode tertentu. Untuk memenuhi kebutuhan listrik yang
THREAD Ulir utas thread
THREAD Ulir, utas atau thread (singkatan dari "thread of execution") dalam ilmu komputer, diartikan sebagai sekumpulan perintah (instruksi) yang dapat dilaksanakan (dieksekusi) secara sejajar dengan ulir
SEGMENTASI CITRA MENGGUNAKAN LEVEL SET UNTUK ACTIVE CONTOUR BERBASIS PARALLEL GPU CUDA
HALAMAN JUDUL TESIS SEGMENTASI CITRA MENGGUNAKAN LEVEL SET UNTUK ACTIVE CONTOUR BERBASIS PARALLEL GPU CUDA LIANITA FEBRIHANI No. Mhs : 125301846/PS/MTF PROGRAM STUDI MAGISTER TEKNIK INFORMATIKA PROGRAM
PERBEDAAN PROSES DAN THREAD PADA SISTEM INFORMASI
PERBEDAAN PROSES DAN THREAD PADA SISTEM INFORMASI NAMA : SHENI NUR ABDILA K NIM : 13111060 PRODI : TEKNIK INFORMATIKA Definisi Proses Secara informal, proses adalah program dalam eksekusi. Proses juga
Analisis Perbandingan Algoritma Fuzzy C-Means dan K-Means
Analisis Perbandingan Algoritma Fuzzy C-Means dan K-Means Yohannes Teknik Informatika STMIK GI MDD Palembang, Indonesia Abstrak Klasterisasi merupakan teknik pengelompokkan data berdasarkan kemiripan data.
Disusun Oleh: Agenda. Terminologi Klasifikasi Flynn Komputer MIMD. Time Sharing Kesimpulan
Multiprocessor - Time Sharing Arsitektur dan Organisasi Komputer Disusun Oleh: Iis Widya Harmoko Ronal Chandra Yoga Prihastomo Magister Ilmu Komputer Universitas Budi Luhur Agenda Agenda presentasi adalah
BAB IV HASIL DAN PEMBAHASAN. mendapat perbandingan unjuk kerja protokol TCP Vegas dan UDP dengan
BAB IV HASIL DAN PEMBAHASAN Pembahasan yang dilakukan merupakan hasil dari percobaan terhadap parameter-parameter yang telah ditentukan. Setelah itu dilakukan analisis untuk mendapat perbandingan unjuk
BAB III ANALISA DAN PERANCANGAN
BAB III ANALISA DAN PERANCANGAN 3.1 Analisa Analisa rancang bangun aplikasi pembelajaran dan animasi algoritma bubble sorting ini adalah dengan menggabungkan teks, gambar dan animasi, yang akan diimplemenatasikan
ANALISIS ALGORITMA. Disusun Oleh: Analisis Masalah dan Running Time. Adam Mukharil Bachtiar Teknik Informatika UNIKOM
ANALISIS ALGORITMA Analisis Masalah dan Running Time Disusun Oleh: Adam Mukharil Bachtiar Teknik Informatika UNIKOM [email protected] AGENDA PERKULIAHAN DEFINISI MASALAH f x = a 0 + a n cos nπx +