DIODE TRANSISTOR LOGIC (DTL) Rangkaian NAND R1 I 1 R C I C X Y Z 0 0 1 X D1 A D3 I 2 D4 B I B Z 0 1 1 0 1 1 1 1 0 D2 Y I 3 R2 I E -V BB Gambar 1.4. Rangkaian NAND rumpun DTL Jika masukan X dan Y keduanya tinggi maka dioda D1 dan D2 akan menyumbat sehingga I B I 2 = I 1 akan membuat transistor menjadi jenuh. Jika masukan X dan Y salah satu atau keduanya rendah maka I 2 = 0 sehingga I B = 0 dan transistor akan menyumbat. Akibatnya keluaran Z akan rendah.
Rangkaian NOR X Y Z X Y D1 D2 A I 1 R1 I 2 B I B R2 R C I C I E Z 0 0 0 1 1 0 1 1 1 0 0 0 -V BB Gambar 1.5. Rangkaian NOR rumpun DTL Jika salah satu atau kedua masukan tinggi maka transistor akan jenuh karena mendapat arus basis dari R1. Akibatnya keluaran Z menjadi rendah. Sebaliknya jika kedua masukan rendah maka transistor akan menyumbat karena mendapat I B = 0.
Emitter Coupled Logic (ECL) 1 2 RC1 RC2 R1 3 2 C 1 D A A B R D1 D2 B RA RB RE R3 R2 -V EE Masukan Diferensial Rangkaian bias Gambar 1.10. Rangkaian ECL Keluaran pengikut emiter ECL (Emitter Coupled Logic) adalah yang paling cepat dari semua piranti logika. Hal ini dimungkinkan dengan mengoperasikan pirantinya diluar daerah jenuh dengan simpangan tegangan yang kecil.
Transistor Transistor Logic (TTL) Rumpun ini menggunakan transistor bipolar sebagai piranti aktipnya. Bagian masukan umumnya menggunakan transistor dengan emiter ganda, seperti diperlihatkan pada Gambar 1.6. I B1 R1 I C2 R C 1 Z X 2 Y I C1 = I B2 Gambar 1.6. Rangkaian dasar TTL Transistor ini dapat dianggap sebagai transistor dengan emiter tunggal yang dilengkapi dengan sejumlah dioda pada emiternya. Rangkaian keluaran TTL terdiri dari : Totem-pole Kolektor terbuka
Keluaran Totem-pole R1 R2 R4 V C2 = V B4 4 I B1 I C2 I B4 1 X 2 Z Y I C1 = I B2 V E2 = V B3 3 R3 I B3 Gambar 1.7. Rangkaian TTL dengan keluaran Totem-pole Disebut Totem-pole karena menggunakan dua transistor yang ditumpuk pada bagian keluarannya seperti diperlihatkan pada Gambar 1.7.
4 berfungsi sebagai penguat common collector dan 3 berfungsi sebagai penguat common emitter. 2 berfungsi sebagai penggerak yang menghasilkan sinyal komplemen sehingga 3 dan 4 akan menghantar secara bergantian. Jika salah satu atau kedua masukan rendah maka 2 tidak menghantar sehingga kolektornya akan tinggi sedangkan emiternya rendah. Akibatnya 4 menghantar sedangkan 3 menyumbat sehingga keluaran Z akan tinggi. Sebalikya jika kedua masukan tinggi maka 2 akan menghantar sehingga sebagian arus emiternya akan menjadi I B3 sehingga 3 akan menghantar. Jika 2 jenuh V C2 = V B4 V E2 sehingga 4 akan menyumbat dan keluaran Z akan rendah.
Keluaran Kolektor terbuka Rangkaian ini dapat dilihat pada Gambar 1.8. R1 R2 I B1 I C2 1 I C3 X 2 Z Y I C1 = I B2 V E2 = V B3 3 R3 I B3 Gambar 1.8. Rangkaian TTL dengan keluaran kolektor terbuka Karena menggunakan keluaran dengan kolektor terbuka maka jelas keluaran ini hanya mampu untuk menyedot arus (sink). Agar mampu untuk mensuplai arus, dibutuhkan pull up resistor.
Keluaran rangkaian ini umumnya digunakan sebagai switch atau driver. Contoh penggunaan ialah sebagai driver untuk LED. Rangkaian ini mempunyai kekurangan, yaitu kelambatan perubahan keluaran dari logika 0 ke logika 1 yang disebabkan oleh integrator yang terbentuk oleh tahanan kolektor (eksternal) dengan kapasitansi beban. Vcc RC I C LED I B RB I E
Keluaran Tri-state R1 R2 R4 CONTROL 5 4 X 1 2 3 Z Y R3 R5 Gambar 1.9. Rangkaian TTL dengan keluaran tri-state Bila control berlogika 1 maka keluaran akan berfungsi sebagai rangkaian totem-pole tetapi jika control berlogika rendah maka seluruh transistor akan menyumbat sehingga keluaran memiliki impedansi yang sangat besar.
Istilah-istilah penting : Arus I CC :Arus catuan rata-rata I CCH :Arus catuan pada saat keluaran tinggi I CCL :Arus catuan pada saat keluaran rendah I IH : Arus masukan logika tinggi I IL : Arus masukan logika rendah I OH : Arus keluaran logika tinggi I : Arus keluaran logika tinggi I OL Tegangan : Tegangan catuan V IH : Tegangan masukan logika tinggi V IH(Min) : Tegangan masukan logika tinggi minimum V IL : Tegangan masukan logika rendah : Tegangan masukan logika rendah maksimum V IL(Max)
V OL : Tegangan keluaran logika rendah V OH : Tegangan keluaran logika tinggi V OL(Max) : Tegangan keluaran logika rendah maksimum V OH(Min) : Tegangan keluaran logika tinggi minimum AC Switching Parameters f max : frekuensi maksimum t PLH : Tundaan peralihan rendah ke tinggi t PHL : Tundaan peralihan tinggi ke rendah t W : lebar pulsa t h : waktu hold : waktu set-up t s Spesifikasi Umum TTL Tegangan Catuan ( ) : 5 VDC ± 5% Tegangan keluaran logika 0 (V OL ) : 0,2 V Tegangan keluaran logika 1 (V OH ) : 3,0 V Kekebalan derau : 1,0 V
Series Output State Standard Totem-pole or Darlington output Characteristic Each standard input emitter 54 / 74 Logical 1 I load = 400uA V OH = 2.4V min I IH = 40uA max at V in = 2,4V Logical 0 Isink = 16mA V OL = 0,4V max I IL = 1.6mA max at V in = 0.4V 54H / 74H Logical 1 I load = 500uA V OH = 2.4V min I IH = 50uA max at V in = 2,4V Logical 0 Isink = 20mA V OL = 0,4V max I IL = 2 ma max at V in = 0.4V 54L/74L Logical 1 I load = 100uA V OH = 2.4V min I IH = 10uA max at V in = 2,4V Logical 0 Isink = 2mA V OL = 0,4V max I IL = 0.18 ma max at V in = 0.4V
Spesifikasi 7400 uad 2-input NAND Gate Fan-In : 1.0 Fan-out : 10.0 I CCH : 8 ma I CCL : 22 ma t PLH : 22 ns : 15 ns T PHL 7400 14 13 12 11 10 7 8 1 2 3 4 5 6 7 Spesifikasi 7402 uad 2-input NOR Gate Fan-In : 1.0 7402 Fan-out : 10.0 14 13 12 11 10 7 8 I CCH : 16 ma I CCL : 27 ma t PLH : 15 ns T PHL : 15 ns 1 2 3 4 5 6 7 GND GND
Dari data diatas dapat dilihat bahwa satu gerbang NAND dapat mendrive sampai 10 gerbang NAND atau NOR maksimum. 1 2 10
Tundaan Propagasi (Propagation Delay) V IN V IN t PHL t PLH t PLH t PHL V OUT V OUT Fungsi Membalik Fungsi Tak Membalik
7473 Dual JK Flipflop GND 14 13 12 11 10 7 8 7473 J _ CP CLR K 1 2 3 4 5 6 7 K CLR _ CP J 14 J 12 1 3 CP K CLR 2 _ 13 7 J 5 8 10 CP K CLR 7 _ 6 PINOUT LOGIC SYMBOL Terdiri dari dua buah JK flipflop yang independen. Masing-masing dilengkapi dengan masukan CLR (clear) untuk me-reset flipflop terlepas dari nilai masukan Cp, J dan K.
7490 BCD Counter 14 13 12 11 10 7 8 0 1 2 3 IN-A NC 0 3 GND 1 2 7490 IN-A Mod-2 Mod-5 IN-B R 0(1) R 0(2) NC R 9(1) R 9(2) 1 2 3 4 5 6 7 PINOUT IN-B LOGIC SYMBOL Terdiri dari dua buah pencacah (counter). Pencacah pertama adalah pencacah modulus-2 sedangkan pencacah kedua adalah pencacah modulus-5. Jika 0 dihubungkan ke IN-B dan dipicu dari IN-A maka pencacah akan berfungsi sebagai pencacah BCD. Jika 3 dihubungkan ke IN-A dan dipicu dari IN-B maka pencacah akan berfungsi sebagai pembagi-10 yang simetri.
CP 1 2 3 4 5 6 7 8 9 0 1 2 0 1 2 3 TIMING DIAGRAM PENCACAH BCD CP 1 2 3 4 5 6 7 8 9 0 1 2 1 2 3 0 TIMING DIAGRAM PEMBAGI-10
R 9(1) R 9(2) J PS J J R PS INPUT A CP K CLR _ CP K CLR _ CP K CLR _ CP S CLR _ INPUT B R 0(1) R 0(2) 0 1 2 3 LOGIC DIAGRAM