ias dalam Transistor JT Analisis atau disain terhadap suatu penguat transistor memerlukan informasi mengenai respon sistem baik dalam mode AC maupun DC. Kedua mode tersebut bisa dianalisa secara terpisah. Dalam tahap disain maupun sintesis, pilihan parameter untuk level DC yang dibutuhkan akan mempengaruhi respon AC-nya. Demikian juga sebaliknya. Persamaan mendasar dalam transistor yang penting adalah : V E 0,7 Volt E (1 β) β Dalam mencari solusi dari suatu rangkaian, umumnya nilai arus basis yang pertama dihitung. Ketika sudah diperoleh, hubungan persamaan di atas bisa digunakan untuk mencari besaran yang diinginkan. Titik Operasi (Q) ias pemberiaan tegangan DC untuk membentuk tegangan dan arus yang tetap. Tegangan dan arus yang dihasilkan menyatakan titik operasi (quiescent point) atau titik Q yang menentukan daerah kerja transistor. Pada gambar di bawah ditunjukkan 4 buah titik kerja transistor. Rangkaian bias bisa di-disain untuk memperoleh titik kerja pada titiktitik tersebut, atau titik lainnya dalam daerah aktif. Rating maksimum ditentukan oleh cmax dan VCE max. Daya maksimum dibatasi oleh kurva Pcmax. JT bisa di-bias di luar batasan maksimum tersebut, tapi bisa memperpendek usia piranti atau bahkan merusaknya. Untuk kondisi tanpa bias, piranti tidak bekerja, hasilnya adalah titik A dimana arus dan tegangan bernilai nol.
(ma) Derah saturasi max 40 35 70 µa 60 µa 50 µa V CE (V) 30 25 20 P C max 40 µa 30 µa 15 20 µa 10 C D 10 µa Fixed ias 5 0 A 0 µa 10 20 30 V CE (V) V CE-SAT Derah cut-off V CE-max Supaya JT bisa di-bias dalam daerah linear (daerah aktif), beberapa syarat berikut harus dipenuhi: - Junction base-emitter dibias maju (forward bias) - Junction base-collector dibias mundur (reverse bias) Daerah kerja transistor (cut-off, aktif atau saturasi) ditentukan oleh bias yang diberikan pada masing-masing junction : 1. Daerah aktif/daerah linear - Junction base-emitter dibias maju (forward bias) - Junction base-collector dibias mundur (reverse bias) 2. Daerah saturasi - Junction base-emitter dibias maju (forward bias) - Junction base-collector dibias maju (forward bias) 3. daerah cut-off - Junction base-emitter dibias mundur (reverse bias) - Junction base-collector dibias mundur (reverse bias)
Fixed ias ias model ini ditunjukkan pada gambar berikut. R output AC input AC V E Rangkaian di atas menggunakan transistor npn. Untuk transistor pnp, persamaan dan perhitungan adalah serupa, tapi dengan arah arus dan polaritas tegangan berlawanan. Untuk analisis DC, rangkaian bisa di-isolasi (dipisahkan) dari input AC dengan mengganti kapasitor dengan rangkaian terbuka (open circuit). Untuk tujuan analisis, supply tegangan VCC bisa dipisahkan menjadi dua, masing-masing untuk input dan output. Rangkaian pengganti DC menjadi : R V E C E V CE
ias maju basis-emitter Loop basis-emitter : R C V E E Dengan hukum tegangan Kirchhoff : -VCC R V E 0 Perhatikan polaritas tegangan drop di R. Arus basis menjadi : VCC VE R Dan V E V - V E Loop collector-emitter V CE V CE V C - V E Saturasi transistor Transistor saturasi jika juction base collector tidak lagi di bias mundur V CE 0 V sat /
Soal : 12 V R 240KΩ 2,2KΩ output AC input AC 10µF V CE 10µF β 50 ias Emitter stabil R output AC input AC V E R E
Loop ase-emitter R V E E R E 0 R V CC V E ( β 1) R E Loop Collector - Emitter E R E V CE Saturasi : sat /( R E ) Soal : β 50 430K 2K output AC input AC V E 1K
ias Pembagi Tegangan R 1 output AC input AC V E R 2 R E ias dengan umpan balik Untuk meningkatkan stabilitas bisa dilakukan dengan memberikan umpan balik dari collector menuju base. C V o R V i V E E R E Persamaan tegangan untuk loop di sebelah kiri ( loop base-emitter) :
C R V E - E R E 0 Perhatikan bahwa arus yang masuk ke kaki collector berbeda dengan C, dimana : C Tapi nilai yang jauh lebih kecil bisa diabaikan untuk memperoleh persamaan yang lebih sederhana (asumsi C β dan E ): β R V E - β R E 0 V E β ( R E ) R 0 Sehingga : R V CC V β( R RE ) C E Loop collector-emitter C E R E E R E V CE C Dengan C dan E maka
( R E ) V CE V CE - ( R E ) Soal-soal : 20 V 680 KΩ R 4,7 KΩ V o V i β 120 Untuk rangkaian di atas a. Hitung Q dan V CEQ b. Cari V, V C, V E dan V C Solusi : V R CC V E βr C 19,3V 15, 51µ A 1,244MΩ β 120 x 15,51µA 1,86 ma Q V CEQ 20 V 1,86 ma x 4,7 KΩ 11,26 V V E 0 V
V V E 0,7 V V C V CE 11,26 V V C V - V C 0,7 V 11,26 V - 10,56 V Soal : 1,2 KΩ V o V i β 45 100 KΩ R V EE -9 V Hitung V C dan V dari gambar di atas Solusi : Dengan hukum tegangan kirchhoff di loop base-emitter : V E R 100 KΩ V EE -9 V
R V E V EE 0 VEE V R E ( 9) 0,7 100KΩ 83 µa β 45 x 83 µa 3,735 ma V C V - - 3,735 ma x 1,3 KΩ -4,48 V - R - 83 µa x 100 KΩ -8,3 V Soal : Tentukan V C dan untuk konfigurasi common base berikut : β 60 V i E C V o 1,2 KΩ R E 2,4 KΩ V EE 4 V 10 V Hukum kirchhoff pada bagian input : V EE - E R E - V E 0 VEE VE E RE 4V 0,7V E 1, 2KΩ E 2,75 ma
Hukum kirchhoff pada bagian output : -V C - 0 V C Dengan asumsi E Maka : V C 10 2,75 ma x 2,4 KΩ 3,4 V /β 45,8 µa Disain. Proses disain adalah proses sintesis dimana diberikan nilai tegangan atau arus, dan berdasar itu dihitung elemen yang diperlukan untuk bisa memenuhi syarat yang diberikan. Contoh : (ma) 8 Q 40µA R 20 V CE (V) Q V E Solusi : Dari garis beban diperoleh : VCC 20 V
V CC C VCE 0 V RC Dan / 20 V / 8 ma 2,5 KΩ V V CC E R R V CC V E 20 0, 7 R 40 µa 482,5 KΩ Dengan nilai standar : 2,4 KΩ R 470 KΩ Diperoleh : 41,1 µa Soal : 1. Diberikan Q 4 ma dan V CEQ 10 V, tentukan nilai R 1 dan untuk rangkaian di bawah. 18 V R 1 V o V i R 2 18 KΩ R E 1,2 KΩ
2. Jika β 100, hitung 20 V 680 KΩ R V o 10 V V i 3. 1KΩ V o V i β 45 150 KΩ R V EE Untuk Vo - 6 Volt, tentukan V EE!