Tahap Ouput dan Penguat Daya

Transkripsi

1 Tahap Ouput dan Penguat Daya Kuliah 7-1 Isu penting untuk penguat daya selain penguatan (daya), resistansi input dan resistansi output distorsi amplituda (harmonik dan intermodulasi) efisiensi resistansi termal distorsi fasa Analisis: sinyal besar dan nonlinear Klasifikasi tahap output (berdasarkan arus bias kol i C Kelas A ic Kelas B I C ωt I C ωt i C Kelas AB i C Kelas C I C ωt ωt

2 Tahap Ouput Kelas A Kuliah 7-2 I E1 = I + I L kondisi yang harus digunakan I > I L max R + v BE1 - Q 1 i E1 I I L = v BE1 tegangan output maksimum Q 3 Q 2 max = V CC V CE1sat tegangan output minimum bergantung nilai I dan min = I atau min = V CC + V CE2sat V CC -V CEsat V BE1 -I +V CEsat

3 Bentuk Sinyal Tahap output Kelas A Kuliah 7-3 vo tegangan output IC1 arus kolektor 2I VCC I ωt ωt -VCC vce1 tegangan kolektor-emitor pd1 tegangan kolektor-emitor 2V CC VCCI VCC ωt ωt p D1 v CE1 i C1 daya disipasi sinusoid dengan frekuensi 2 kali frekuensi sinyal input akibat perkalian dua sinyal (tegangan dan arus) sinusoidal

4 Efisiensi Tahap Output Kelas A Kuliah 7-4 ( ) dayabeban P L dayacatu ( P S ) Daya pada beban Daya catu P L = V O P S = 2V CC I sehingga = 2 1 V O 2 2V CC I = 1 V O 4 I V O V CC Dari rangkaian terlihat V O V CC dan V O I sehingga efisiensi maksimum diperoleh sebesar 25% pada keadaan V O = V CC = I Tahap Output Kelas B Tahap output kelas B umumnya digunakan sebagai penguat pushpull sbb.: secara bergantian arus positif diberikan oleh Q N (NPN) arus negatif ditarik oleh Q P (PNP) vi Q N Q P I L vo

5 Karakteristik Transfer Tahap Output Kelas B Kuliah 7-5 V CC -V CEsat slope=1 +V CEsat -V BEP V CC -V CEsat +V BEN slope=1 -I +V CEsat Bentuk sinyal mengalami distorsi cross over akibat tegangan cutin t distorsi cross over t

6 Efisiensi Tahap Output Kelas B Kuliah 7-6 Daya pada beban P L = 1 2 V O 2 Daya catu Efisiensi P S+ = P S = 1 V O V CC V = O 4 V CC Dari rangkaian terlihat juga V O V CC batas reall: V O max = V CC V CEsat sehingga efisiensi maksimum diperoleh π/4 atau 78.5% Pada tahap output kelas B saat tegangan input nol daya disipasi juga nol. Daya disipasi rata-rata pada tahap output kelas B P D = P S P L P D = 2 V O V R CC 1 2 V O L 2 Daya disipasi maksimum diperoleh pada saat tegangan output: V O P D max = 2 V CC Daya disipasi maksimum diperoleh sebesar P D max = 2 2 V CC 2

7 Kuliah 7-7 Daya disipasi maksimum untuk masing-masing transistor P DN max = P DP max = V CC Efisiensi terendah (diperoleh pada disipasi maksimum) sebesar 5% P Dmax P D P D max = 2V 2 CC 2 η=5% η=5% 2V CC /π V CC Kurva di atas menunjukkan daya disipasi sebagai fungsi dari tegangan output.. Catatan kurva seperti ini jarang umum pada data sheet, kurva yang lebih sering ditampilkan adalah fungsi dari daya beban P L = 1 2 V O 2

8 Kuliah 7-8 Pengurangan distorsi cross over dapat dilakukan dengan rangkaian umpan balik, secara umum dapat digambarkan: - + Q N I L Q P Untuk kemudahan perancangan catu daya dapat pula digunakan rangkaian dengan catu daya tegangan tunggal sebagai berikut: +2V CC Q N C Q P

9 Tahap Output Kelas AB Kuliah 7-9 Distorsi tahap output kelas B dapat dikurangi dengan pemberian arus bias kecil (DC) seperti digambarkan pada rangkaian berikut: V BE /2 vi Q N I N vo V BE /2 I P I L Q P Bila kedua transistor match i N = i P = I Q = I S e V BB /2V T untuk positif sehingga = + V BB 2 v BEN i N = i P + i L perubahan arus i N menyebabkan v BEN naik dan penurunan v EBP dari rangkaian sehingga v BEN + v EBP = V BB V T ln i N + V T ln i P = 2V T ln I Q I S I S I S i N i P = I Q 2 dan bias dapat dicari sebagai solusi dari i N 2 i L i n I Q 2 =

10 Kurva transfer karakteristik tahap output kelas AB: Kuliah 7-1 V CC -V CENsat slope=1 +V ECPsat Resistansi output tahap output kelas AB R out = r en // r ep Q N r en = V T i N Q P R out r ep = V T i P R out = V T i N // V T i P = V T i N + i P Resistansi output turun dengan kenaikan arus output

11 Bias pada rangkaian tahap output kelas AB Kuliah 7-11 Bias dengan dioda Tegangan bias dibentuk dengan dioda I bias Arus bias diberikan sebagai rasio area I Q = ni bias Arus bias harus cukup untuk transistor Q N saat i L positif (area luas) D 1 D 2 + V BB - Q N Q P vo Rangkaian dapat mencegah thermal runaway Bias dengan pengali V BE I R = V BE1 R 1 V BB = I R ( R 1 + R 2 ) I bias Q N V BB = V BE1 1+ R 2 R 1 R + 2 VBB I R Q 1 I C vo I C1 = I bias I R - R 1 V BE1 = V T ln I C1 I S1 Q P Area tidak perlu luas, karena perubahan tegangan pada Q N akan diikuti perubahan arus I R dan I C

12 Rangkaian bias untuk komponen diskrit dapat menggunakan potentiometer untuk memungkinkan trimming. Kuliah VCC I bias Q N R 2 P1 Q 1 vo R1 RL vi Q P Transistor Daya Bipolar Efisiensi maksimum 78.5% berarti disipasi daya cukup besar.temperatur pada junction meningkat sesuai dengan daya disipasinyadan dapat menyebabkan kerusakan.untuk menghindari perlu analisis thermal Model skematik thermal T J P D daya disipasi P D θ JA T A T J temperatur junction T A temperatur ambient θj A resistansi thermal junction ke ambient

13 Disipasi daya dan temperatur Kuliah 7-13 Transistor mempunyai batas maksimum temperatur junction, namun untuk operasi di atas temperatur ambient batas daya disipasi harus juga diturunkan (derating power, umumnya dengan hubungan linier terhadap temperatur) P Dmax P D slope = -1/θ JA T A T Jmax T A Resistansi thermal junction dapat dihitung: JA = T J max T A P D sehingga pada temperatur ambient tertentu T A daya disipasi maksimum: P D max = T J max T A JA Untuk transistor power resistansi termal: junction-case (θ JC ), case-heatsink (θ CS ), heatsink-ambient (θ SA ) JA = JC + CS + SA Untuk transistor power resistansi termal: junction-case (θ JC ), case-heatsink (θ CS ), heatsink-ambient (θ SA ) sehingga temperatur junction dapat dihitung sbb T J T A = P D ( ) JC + CS + SA

14 Kuliah 7-14 Model skematik thermal transistor daya dengan heatsink T J θ JC T C P D θ CS T S θ SA T A Derating rule untuk transistor daya P Dmax P Dmax (T C ) slope = -1/θ JC T C T Jmax T C Daya disispasi maksimum untuk operasi aman P D max = T J max T C JC

15 Kuliah 7-15 Daerah Operasi Aman BJT i C I Cmax 1 2 Batas-batas operasi aman 1. I Cmax (batasan bonding wire) 2. P Dmax (diberikan pada T C ) 3. Second-breakdown 4. BV CE SOA safe operating area 3 4 v CE v CE Nilai parameter transistor daya 1. Faktor idealitas n=2 i C = I S e v BE/2V T 2. β sekitar 3-5, bahkan β = 5, b naik menurut temperatur 3. r π kecil, pengaruh resistansi akses r x naik 4. f T rendah akibat kapasitansi junction yang besar 5. I CBO tinggi 6. BV CE sekitar 5-1V 7. I Cmax tinggi (hingga 1A)

16 Kuliah 7-16 Variasi Konfigurasi Kelas AB Menggunakan Input Emitter Follower R 1 Q 3 Q 1 vi R 3 vo I L R 4 Q 2 R 2 Q 4 Emitter follower bertindak sebagai rangkaian bias dan penyangga (buffer) untuk memberi resistansi input tinggi Resistor R 3 dan R 4 kompensasi mismatch transistor Q 3 dan Q 4 dan proteksi thermal runaway Analisis rangkaian dilakukan dengan langkah-langkah iterasi: 1. Asumsikan tegangan V BE (misalnya pada Q 1 ) dan hitung arus pada resistor R 1 2. Hitung kembali tegangan V BE dengan persamaan arus sinyal besar BJT 3. Gunakan tegangan V BE yang diperoleh untuk menghitung ulang arus pada R 1 4. Bandingkan hasil yang diperoleh dan kembali ke 2 bila diperlukan

17 Kuliah 7-17 Menggunakan Devais Majemuk (Compound) Konfigurasi Darlington untuk npn C C B Q 1 B β β 1 β 2 Q 2 E E Konfigurasi Darlington untuk pnp E i E E i E B i B Q 1 i B B β β 1 β 2 Q 2 i C i C C C Konfigurasi Darlington meningkatkan β, tetapi f T dan stabilitas turun (memburuk)

18 Contoh aplikasi pada penguat Kuliah 7-18 I bias Q 1 Q 2 R 2 R 1 Q 5 Q 3 Q 4 Penggunaan konfigurasi Darlington meningkatkan menyelsaikan masalah ketersediaan transistor daya pnp. Terdapat perbedaan tegangan basis-emitor antara tansistor npn dan pnp.

19 Proteksi Hubung Singkat Kuliah 7-19 I bias Pada saat hubung singkat arus ire1 akan meningkat dan transistor Q5 akan menarik arus ke base Q1 Q 3 Q 5 R E1 Q 1 Q 4 R E2 I L Q 2 Thermal Shutdown Transistor Q2 dalam keadaan normal OFF, saat terjadi kenaikan temperatur zener dan Q1 akan meningkatkan Q 1 arus emitter Q1 sehingga Q2 ON. R 1 Transistor Q2 ON dimanfaatkan untuk Z 1 Q 2 mengurangi arus bias transistor daya. R 2

20 Rangkaian Terintegrasi Penguat Daya Kuliah 7-2 +VS Q1 Q 11 Q7 bypass eksternal 25KΩ 25KΩ R 1 R 3 R2 25KΩ D 1 D 2.5Ω.5Ω R 6 Out R 7 vo Q3 1KΩ Q4 Q8 IN- Q 1 Q 2 IN+ C 1pF 15KΩ R 4 Q 5 Q 6 15KΩ R 5 Q 12 Q 9 I 3 V S V EB1 V EB3 V EB1 R 1 I 3 V S 3V EB1 R 1 I 4 = V S V EB4 V EB2 R 2 I 4 V S 2V EB R 2 V O = 1 2 V S V EB

21 Kuliah 7-21 Analisis Sinyal Kecil 2 /R 1 /R 3 R 1 /2 25KΩ R 3 1KΩ V R 2 25KΩ Q 4 /R 2 V Q 1 Q 3 Q 2 V /R 3 R 4 R 5 /R 3 + /R 2 -A Q 6 /R 3 Q 5 /R 3 /R 3 v i R 3 + v o R 2 + v i R 3 = v o v i = 2R 3 R 3 5 V / V

22 Disipasi vs Daya Output Kuliah 7-22

23 Kuliah 7-23 R 1 R 3 Q 5 Q 3 Q 1 + R 5 - R 6 Q 2 Q 4 R 2 R 4 Q 6

24 Kuliah 7-24 Penguat Jembatan Vi vi -Vi vo1 KVi -KVi vo2 KVi -KVi ωt ωt ωt ωt vi R1 R R2 A1 R4 RL A v v1 v2 vo 2KVi -2KVi

25 Kuliah 7-25 Transistor Daya MOS Struktur: V-groove Double-diffused vertical MOS Lateral Diffusion MOS Karakteristik n+(source) p+ body substrat n+ metal (drain) gate drain source Buku teks: model Statz (Raytheon) kuadratis + linear i D dekat ke linear Model terbaru: Parker-Skellern soft pinchoff pangkat q, 1.5<q<2.5 eksponensial V t v GS Efek Temperatur i D Koefisien temperatur arus drain negatif sehingga bebas thermal runaway T rendah T tinggii V t v GS

26 Tahap Output Kelas AB Memanfaatkan MOSFETs Kuliah 7-26 I bias R 1 Q 1 Q 2 +V DD R 2 Q 5 R G R R 3 R G R 4 Q 6 kopling termal -V DD Q 3 Q 4 V GG = 1+ R 3 V BE R 1 V BE 5 4V BE R 4 R 2 V GG T = 1+ R 3 V BE6 T R 4