B a b. Pembiasan BJT. = β..(4.3)

Transkripsi

1 Pembiasan JT a b 4 Pembiasan JT A nalisa dari rangkaian elektronik mempunyai dua komponen, yaitu analisa dc dan analisa ac. Analisa ac meliputi penguatan tegangan dan arus, serta impedansi inlut dan output. Sedang analisa dc digunakan untuk menetapkan titik operasi dari transistor dengan jalan mengatur besarnya arus dan tegangannya. Dalam pembahasan ini, ada beberapa hal yang harus diperhatikan, yaitu: = 0.7..(4.1) ( β ) = 1.(4.2) = β..(4.3) Ada tiga titik operasi (daerah kerja) pada transistor yang dapat dipilih dalam perancangan, yaitu : Daerah Aktif Daerah Saturasi Daerah utoff

2 Pembiasan JT 4.1 ANGKAAN FXD AS angkaian ini merupakn betuk konfigurasi pembiasan yang paling sederhana untuk memulai analisa rangkaian transistor. Konfigurasinya dapat dilihat pada gambar berikut ini. Gambar 4.1 angkaian Fixed ias Sebelum memulasi analisa dc, rangkaian harus dibuat dalam model dcnya terlebih dahulu dengan melepaskan semua kapasitor seperti gambar berikut. cc cc Gambar 4.2 Model kivalen dc untuk Gambar 4.1

3 Pembiasan JT Forward ias pada asis miter Perhatikan gambar berikut. cc Gambar 4.3 Loop asis miter Dengan menerapkan KL pada loop basis emitter, diperoleh = 0 = (4.4) Karena dan bernilai tetap, arus basis dapat diatur dengan memilih nilai untuk operasi yang diinginkan.

4 Pembiasan JT Loop Kolektor miter Analisa loop kolektor emitter dapat dilihat pada gambar berikut. KL cc Gambar 4.4 Loop Kolektor miter Nilai arus pada kolektor berhubungan dengan, dimana = β (4.5) =.(4.6) Karena = 0, maka = (4.7)

5 Pembiasan JT ontoh 4.1 Hitunglah nilainilai berikut untuk gambar 4.5 a. dan b. c. dan d. β = 50 Gambar 4.5 ontoh angkaian Fixed ias Jawab : a. = = = 47.8μA 240kΩ ( 50 )( A) = 23. ma = β = μ 5 b. = = 12 ( 23.5mA)( 2.2kΩ) = c. = = 0. 7 d. = = e. = = = 6. 13

6 Pembiasan JT 4.13 Tingkat Saturasi Transistor Pada operasi transistor, daerah sturasi adalah daerah dimana arus kolektor bernilai maximum. Secara normal kondisi saturasi adalah kondisi yang dihindari karena akan berakibat sinyal output terdistorsi. Dalam keadaan saturasi, terminal kolektor dan basis seperti terhubung singkat seperti gambar berikut. cc = = 0 Karena = 0, maka Gambar 4.6 Transistor dalam Daerah Saturasi = 0 = sat = sat =..(4.11)

7 Pembiasan JT 4.2 FXD AS DNGAN TAHANAN MT Konfigurasi rangkaian ini adalah merupakan modifikasidari rangkaian fixed bias dengan maksud untuk memperoleh stabilitas yang lebih baik. Gambar 4.7 Fixed ias dengan Loop ase miter Setelah rangkaian pada gambar 4.7 dibuat dalam model dc, selanjutnya kita dapat menerapkan KL pada loop basis emitter, sehingga diperoleh persamaan berikut. = 0 (4.12) Dimana ( ) = β 1 (4.13)

8 Pembiasan JT Gambar 4.8 Loop Dengan subtitusi, ( 1 ) = 0 β = ( β 1).(4.14) Loop Kolektor mitter Model ekivalen dc pd loop kolektor emitter dapat digambarkan sebagai berikut

9 Pembiasan JT KL cc Gambar 4.9 Model kivalen dc pada Loop Dengan menerapkan KL pada loop ini, maka diperoleh persamaan berikut ( ) = (4.15) Tegangan antara emitter dengan ground ( ) adalah = =...(4.16) Tegangan kolektor dengan ground ( ) adalah =...(4.17) Tegangan antara basis dan ground adalah =..(4.18) Kerjakan latihan berikut dengan PSP lalu bandingkan dengan hasil perhitungan anda! Untuk rangkaian pada gambar 4.10, tentukan nilainilai berikut,,,,,,.

10 Pembiasan JT β = 50 Gambar 4.10 ontoh angkaian Fixed ias dengan Tingkat Saturasi Tingkat saturasi atau arus kolektor yang maximum pada konfigurasi ini dapat diketahui dengan melakukan pendekatan yang sama seperti pada bagian sebelumnya, yaitu dengan menghubung singkat terminal kolektor dengan emitter, seperti pada gambar berikut. cc sat = 0 Gambar 4.11 Transistor dalam Keadaan Saturasi

11 Pembiasan JT Dari keterangan dan gambar diatas dapat kita simpulkan sat = (4.19) 4.3 AS PMAG TGANGAN Dari pembahasan sebelumnya diketahui bahwa arus bias dan tegangan merupakan fungsi dari penguatan arus (β) dari transistor. Namun demikian, β sangant sensitive terhadap perubahan suhu. Untuk itu dikembangkan rangkaian bias yang lebih independent terhadap β, yaitu bias pembagi tegangan dengan konfigurasinya sebagai berikut. Gambar 4.12 ias Pembagi Tegangan Untuk analisa dc, bagian input dapat digambarkan kembali seperti gambar angkaian ekivalen Thevenin dapat digunakan untuk menganalisa bagian ini

12 Pembiasan JT Gambar 4.13 agian nput dari angkaian ias Pembagi Tegangan TH diperoleh dengan mematikan mematikan sumber tegangan, sehingga diperoleh TH = 1 // 2.(4.20) TH = 2 TH 2 =...(4.21) 1 2 Selanjutnya, bagian input dapat digambarkan kembali seperti berikut Gambar 4.14 Penggunaan angkaian kivalen Thevenin

13 Pembiasan JT Langkah berikutnya adalah menerapkan KL pada loop basis emitter dan loop kolektor emitter sehingga diperoleh persamaan berikut = TH TH ( β 1).(4.22) = ( ) (4.23) Kerjakan latihan berikut lalu bandingkan hasilnya dengan PSP. Tentukan tegangan bias dan arus untuk rangkaian berikut β = 140 Gambar 4.15 ontoh angkaian ias Pembagi Tegangan Tingkat saturasi transistor dirumuskan sebagai berikut sat = (4.24)

14 Pembiasan JT 4.4 AS D DNGAN TGANGAN UMPAN ALK Konfigurasi rangkaian pembiasan ini dapat digambarkan sebagai berikut. Gambar 4.16 ias dc dengan Tegangan Umpan alik Dengan menerapkan KL pada semua loop akan diperoleh persamaanpersamaan berikut = β ( ) (4.25) = ( ) (4.26) 4.5 ANGKAAN AS YANG LAN Dalam rangkaian elektronika terdapat berbagai variasi lain dari pembiasan transistor yang tentunya disesuaikan dengan kebutuhan, namun demikian karakteristik arus dan tegangannya dapat diketahui dengan cara yang sama. erikut adalah contoh rangkaian bias transistor yang lain

15 Pembiasan JT 1.2 kω 10 µf i µf β = 45 o 100 kω 1 2 = 9 i 10 µf 10 µf 1.2 kω 2.4 kω o 4 10 Gambar 4.17 ontoh Konfigurasi Pembiasan yang lain