PARITY GENERATOR & CHECKER

dokumen-dokumen yang mirip
PERCOBAAN 10. PARITY GENERATOR DAN CHECKER

C. ALAT DAN BAHAN 1. XOR_2 2. LOGICTOGGLE 3. LOGICPROBE (BIG)

Deteksi & Koreksi Kesalahan

Serial Communication II

RANGKAIAN LOGIKA DISKRIT

BAB IV : RANGKAIAN LOGIKA

Masalah Timing (pewaktu) memerlukan suatu mekanisme untuk mensinkronkan transmitter dan receiver Dua solusi. Asinkron Sinkron

BAB III PERENCANAAN DAN PEMBUATAN ALAT

RANGKAIAN ARITMETIKA 2

ERROR DETECTION. Parity Check (Vertical Redudancy Check) Longitudinal Redudancy Check Cyclic Redudancy Check Checksum. Budhi Irawan, S.Si, M.

Teknik Komunikasi Data Digital

GERBANG GERBANG LOGIKA

RANGKUMAN TEKNIK KOMUNIKASI DATA DIGITAL

Deteksi dan Koreksi Error

BAB I PENDAHULUAN. elektronika digital. Kita perlu mempelajarinya karena banyak logika-logika yang

PERCOBAAN 8. RANGKAIAN ARITMETIKA DIGITAL DASAR

BAB VI RANGKAIAN KOMBINASI

PERANCANGAN APLIKASI DETEKSI BIT CHECK IN ERROR PADA TRANSMISI DATA TEXT DENGAN SINGLE ERROR CORRECTION MENGGUNAKAN ALGORITMA HAMMING CODE

DIKTAT MATA KULIAH KOMUNIKASI DATA BAB V DETEKSI DAN KOREKSI KESALAHAN

Mengenal Gerbang Logika (Logic Gate)

STMIK AMIKOM YOGYAKARTA. Oleh : Nila Feby Puspitasari

Praktikum Komunikasi Data Percobaan III Pengukuran Komunikasi Serial

yaitu, rangkaian pemancar ultrasonik, rangkaian detektor, dan rangkaian kendali

Gerbang gerbang Logika -5-

MODE TRANSMISI DATA LAPISAN FISIK. Budhi Irawan, S.Si, M.T

Organisasi File. Rudi Susanto

Hanif Fakhrurroja, MT

Gerbang Logika. Input (A) Output (Y) 0 (Rendah) 1 (Tinggi) Tinggi (1) Rendah (0) Tabel Kebenaran/Logika Inverter

MODUL 3 GERBANG LOGIKA DASAR

BAB V RANGKAIAN ARIMATIKA

O L E H : H I DAYAT J U R U SA N TEKNIK KO M P U TER U N I KO M 2012

Pengembangan Hardware Untuk Praktikum Digital 1 Dalam Remote Laboratory

Pengantar Komunikasi Data. Muhammad Zen Samsono Hadi, ST. MSc. Lab. Telefoni Gedung D4 Lt. 1

BAB III PERANCANGAN DAN REALISASI

Comparator, Parity Generator, Converter, Decoder

KOREKSI KESALAHAN. Jumlah bit informasi = 2 k -k-1, dimana k adalah jumlah bit ceknya. a. KODE HAMMING

Soal Latihan Bab Tentukanlah kompelemen 1 dan kompelemen 2 dari bilangan biner berikut:

Definisi Gerbang Logika

BAB II TEKNIK PENDETEKSIAN KESALAHAN

B A B VI DETEKSI DAN KOREKSI ERROR

X = A Persamaan Fungsi Gambar 1. Operasi NOT

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

DASAR-DASAR RANGKAIAN SEKUENSIAL 2

BAB II PENGKODEAN. yang digunakan untuk melakukan hubungan komunikasi. Pada sistem komunikasi analog, sinyal

GERBANG LOGIKA & SISTEM BILANGAN

GERBANG LOGIKA DASAR

KUIS Matakuliah Mikrokontroler Dosen Pengampu: I Nyoman Kusuma Wardana, M.Sc.

BAB IV PENGUJIAN DAN EVALUASI SISTEM. keras dan perangkat lunak yang telah dibuat. Berdasarkan data-data dan bukti

BAB IV PENGUKURAN DAN ANALISIS

FINITE STATE MACHINE / AUTOMATA

Algoritma & Pemrograman 2C Halaman 1 dari 7 ALJABAR BOOLEAN

Bab 6 Interface Komunikasi Data

Introduction to spread spectrum (SS) Alfin Hikmaturokhman,MT

Kode Sumber dan Kode Kanal

BAB II LANDASAN TEORI

Data Communication. Week 13 Data Link Layer (Error Correction) 13Susmini I. Lestariningati, M.T

BAB III PERANCANGAN ALAT

PERTEMUAN. KOMUNIKASI MIKROKONTROLER 89C51 DENGAN KOMPUTER (Lanjutan)

RANGKAIAN PEMBANDING DAN PENJUMLAH

BAB V UNTAI NALAR KOMBINATORIAL

Latihan 19 Maret 2013

PERANCANGAN PERANGKAT LUNAK DETEKSI BIT ERROR DENGAN IMPLEMENTASI LONGITUDINAL REDUNDANCY CHECK (LRC) PADA TRANSMISI DATA

BAB III PERANCANGAN SISTEM

BAB IV ANALISIS DATA DAN PEMBAHASAN

LAPORAN PRAKTIKUM GERBANG LOGIKA (AND, OR, NAND, NOR)

Perancangan dan Realisasi Sistem Pentransmisian Short Message dan Sinyal Digital pada

BAB IV PENGUJIAN DAN ANALISA. Pengujian terhadap sistem yang telah dibuat dilakukan untuk mengetahui

Bab XI, State Diagram Hal: 226

UNIVERSITAS PGRI SEMARANG

PERCOBAAN 11. CODE CONVERTER DAN COMPARATOR

Aljabar Boolean dan Gerbang Logika Dasar

DT-51 Application Note

Organisasi & Arsitektur Komputer

Percobaan 2 PENGENALAN INTERFACE SERIAL DAN UART

BAB II ALJABAR BOOLEAN DAN GERBANG LOGIKA

AVR Application Note AN95 Wireless Chatting with PC

Sistem Digital. Dasar Digital -4- Sistem Digital. Missa Lamsani Hal 1

PERANCANGAN & SIMULASI UART (UNIVERSAL ASYNCHRONOUS RECEIVER TRANSMITTER) DENGAN BAHASA PEMROGRAMAN VHDL

BAB 3 PERANCANGAN SISTEM. Seperti yang telah disampaikan pada bab sebelumnya, pada penelitian ini

DAFTAR ISI. ABSTRAK... vi. KATA PENGANTAR... viii. DAFTAR ISI... ix. DAFTAR TABEL... xiv. DAFTAR GAMBAR... xvi BAB I... 1 PENDAHULUAN...

PEDOMAN PENGGUNAAN SIMULATOR PENYANDIAN DAN PENGAWASANDIAN SISTEM KOMUNIKASI BERBASIS PERANGKAT LUNAK VISUAL C#

LAPORAN PRAKTIKUM SISTEM DIGITAL PEMBUKTIAN DALIL-DALIL ALJABAR BOOLEAN

BAB II DASAR TEORI. 2.1 Audio

SILABUS MATA KULIAH MICROPROCESSOR I Nama Dosen: Yulius C. Wahyu Kurniawan, S.Kom.

ALAT PENGENDALI OTOMATIS DAN DETEKSI KEADAAN PERALATAN RUMAH MENGGUNAKAN SMS CONTROLLER. Hasani

William Stallings Komunikasi Data dan Komputer Edisi ke 7. Teknik Komunikasi Data Digital

Decission : if & if else

Dalam kondisi normal receiver yang sudah aktif akan mendeteksi sinyal dari transmitter. Karena ada transmisi sinyal dari transmitter maka output dari

Realisasi Rangkaian Kombinasional

PENDETEKSI BANJIR BERBASIS MIKROKONTROLLER DENGAN MENGGUNAKAN TRANSMISI GELOMBANG RADIO

BAB IV IMPLEMENTASI DAN PENGUJIAN IMPLEMENTASI DAN PENGUJIAN

BAB IX RANGKAIAN PEMROSES DATA

BAB III PERANCANGAN DAN REALISASI PERANGKAT KERAS DAN PERANGKAT LUNAK SISTEM. Dari diagram sistem dapat diuraikan metode kerja sistem secara global.

Published By Stefanikha

Penggunaan Logika Even Parity pada Beberapa Error Correction Code Terutama pada Hamming Code

DT-51Application Note

Transkripsi:

PARITY GENERATOR & CHECKER Pokok Bahasan : 1. Pengertian bit Parity 2. Pembagian Jenis bit Parity 3. Pembangkitan Bit Parity (Parity Generator) 4. Pengecekan Bit Parity (Parity Checker) Tujuan Instruksional Khusus : 1. Mahasiswa mengerti kegunaan dari bit parity 2. Mahasiswa dapat membuat rangkaian Parity Generator dan Parity Checker 1

PENGERTIAN BIT PARITY Bit Parity merupakan bit tambahan yang disisipkan pada urutan bit-bit data yang ditransmisikan Tujuan pemberian bit Parity ini adalah untuk memastikan bahwa bit-bit yang ditransmisikan tidak mengalami perubahan nilai setelah sampai di penerima. Perubahan nilai dapat terjadi karena pengaruh noise (sinyal liar). Perubahan nilai : 0 1 atau 1 0 Contoh : 0110100 0100100 Tx Rx Urutan data 00100111 Tx Rx Start bit 0 01001 11 Bit data Bit Parity Stop Bit 2

JENIS BIT PARITY Berdasarkan jumlah bit-bit 1 pada urutan bit yang disertainya, bit parity dibagi menjadi 2 jenis : 1. Odd Parity (Parity Ganjil) jika jumlah bit 1 dan bit parity-nya adalah ganjil 2. Even Parity (Parity Genap) jika jumlah bit 1 dan bit parity-nya adalah genap Contoh : Berikan tambahan Even Parity bit pada urutan data berikut ini : 1001, 00111101, 10110 Jawab : 1001 0 00111101 1 10110 1 Even Parity Bit 3

Tabel Kebenaran Odd Parity Bit yang dibangkitkan dari urutan data 3 bit biner (ABC) INPUT OUTPUT A B C P 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 0 4

Even Parity Bit yang dibangkitkan dari urutan data 3 bit biner (ABC) INPUT OUTPUT A B C P 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 5

PARITY GENERATOR Sebuah rangkaian untuk membangkitkan / membuat bit parity Bit parity dibangkitkan dari urutan data yang terdiri dari sejumlah bit biner Bit Parity dibuat sebelum data ditransmisikan, karena itu Parity Generator letaknya di Transmitter TX Bit-bit data Parity Generator Bit Parity. ke RX Rangkaian Parity Generator di sisi Transmitter 6

Cara Membuat Parity Generator Contoh : Buat Rangkaian Even Parity Generator dari data 3 bit Tabel Kebenaran INPUT OUTPUT A B C P 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 7

Dari Tabel Kebenaran yang ada, kumpulkan mintermminterm yang bernilai 1 : P = ABC + ABC+ABC + ABC = A(BC+BC) + A(BC+BC) = A(B + C) + A(B + C) = A + (B + C) Rangkaian Even Parity Generator B C A P 8

PARITY CHECKER Sebuah rangkaian untuk mengecek urutan bit-bit data dan bit parity (yang dibangkitkan oleh Parity Generator) setelah ditransmisikan Parity Checker menghasilkan nilai 0 atau 1 yang menunjukkan indikasi kesalahan bit saat diterima Apabila Nilai Indikator Kesalahan adalah 1 maka bit yang diterima salah, dan apabila 0 maka bit-bit yang diterima benar Parity Checker berada di sisi Receiver 9

Bit-bit data Bit Parity. dari TX Parity Checker RX Data Indikator kesalahan Rangkaian Parity Checker di sisi Receiver 10

Cara Membuat Parity Checker Contoh : Buat Rangkaian Even Parity Checker untuk menge-cek urutan data 3 bit dan bit Parity yang diterima. Tabel Kebenaran INPUT OUTPUT A B C P Ch 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 11

Dari Tabel Kebenaran yang ada, kumpulkan mintermminterm yang bernilai 1 : Ch = ABCP + ABCP+ABCP + ABCP+ABCP+ABCP +ABCP+ABCP = AB(CP+CP) + AB(CP+CP)+AB(CP + CP) + AB(CP+CP) = (AB + AB)(C + P) + (AB + AB)(C + P) = (A + B) + (C + P) Rangkaian Even Parity Checker A B C P Ch 12

Cara penge-cek an Kesalahan : Misal : diketahui urutan data biner yang datang bersama bit parity-nya adalah 1101, maka Parity Checker akan memproses sebagai berikut : 1101 data Bit parity Jika bit parity di Tx dibangkitkan secara even, maka data di Rx juga akan di-cek secara even 1 + 1 + 0 + 1 = 1 Indikator kesalahan = 1, artinya urutan bit yang diterima ini SALAH! Perhatikan! Jika Bit parity di Tx dibangkitkan secara Even, penge-cek an di Rx juga secara Even. Jika Bit parity di Tx dibangkitkan secara Odd, penge-cek an di Rx juga secara Odd Even dan Odd harus dalam satu paket, tidak dapat dikombinasikan 13

B C D Rangkaian Even Parity Generator dan Checker 3 Bit Tx Parity Generator Blok Diagram Parity Checker Rx B C D Indikator Kesalahan B C D Tx P B C D P Rx Ch Dengan Gerbang Ex-OR 14

Soal Latihan : 1. Buat sebuah rangkaian Odd Parity Generator untuk membangkitkan bit parity dari urutan data 2 bit. 2. Buat sebuah rangkaian Odd Parity Checker untuk menge-cek data 4 bit bersama bit parity nya 3. Selesaikan soal no. 1 hanya dengan menggunakan gerbang NAND saja 4. Buat gambar rangkaian Odd Parity Generator dan Checker untuk urutan data 3 bit 15