8.3. DASAR TEORI : KONSEP DASAR MEMORY

dokumen-dokumen yang mirip
MEMORY. Materi : -Konsep Memory -Konstruksi Dasar Memory -Kapasitas Memory -Jenis Memory -Operasi Read/Write -Ekspansi Memory -Integrasi Memory

BAB X MEMORY. RAM (Random Access Memory) DRAM (Dynamic RAM) SRAM (Static RAM) MOS. Kementerian Pendidikan dan Kebudayaan Politeknik Negeri Malang

Interfacing i8088 dengan Memori

MEMORI. (aktif LOW). Kaki 9 A0 D A1 D A2 D A3 D A4 D A5 D A6 D A7 D7 23 A8 22 A9 19 A10 21 W 20 G 18 E 6116

MIKROPENGENDALI TEMU 1 INTRODUCTION TO COMPUTING. Sub-Tema : 1. Numbering and Coding System 2. Semiconductor Memory 3.

JNT-ITTELKOM. Antarmuka Memori. Jumlah bit Memori disebut Kapasitas Chip (chip capacity) yang mempunyai satuan Kbits, Mbits.

Chapter 4 Internal Memory

Pertemuan 4. Memori Internal

Pertemuan 10 MEMORI INTERNAL

Memori Internal. Pertemuan 4. Hirarki Memori 4/2/2014. ArsitekturKomputer DisusunOleh: Rini Agustina,S.Kom,M.Pd Dariberbagaisumber.

MEMORI. Memori. Memori Pembantu. Eksternal - ROM - PROM - EPROM - EEPROM - Cache. Kategori Penghapusan Mekanisme penulisan. Electrically Readonly

In te rn al Me m ori

SEMINAR NASIONAL PERANCANGAN MODUL PEMBELAJARAN ELEKTRONIKA DIGITAL ENCODER, DECODER, MULTIPLEXER DAN DEMULTIPLEXER.

8/4/2011. Read Only Memory (ROM) Microprocessor & Microcontroller Programming. Random Access Memory (RAM) Serial/Sequential Access Memory (SAM)

Pertemuan ke 7 Memori

TSK205 Sistem Digital. Eko Didik Widianto

Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 04 --

HUBUNGAN PIN MEMORI Hubungan Pin yang umum untuk semua peranti memori adalah :

UNIT MEMORI DALAM SISTEM MIKROPROSESOR

PENGEMBANGAN HARDWARE UNTUK PRAKTIKUM DIGITAL-2 DALAM REMOTE LABORATORY

Jawaban Ujian Tengah Semester EL3096 Sistem Mikroprosesor & Lab

Organisasi & Arsitektur Komputer

Pertemuan Ke-4. Internal Memory

LAPORAN RESMI PRAKTIKUM SISTEM DIGITAL 2013 / 2014

Diktat Kuliah Memory Hardware

Pertemuan 8 : Sistem Memory

Tahun Akademik 2015/2016 Semester I DIG1B3 Konfigurasi Perangkat Keras Komputer

Pendahuluan BAB I PENDAHULUAN

Sistem Mikroprosessor

::. MATA KULIAH MIKROPROSESSOR.:: [ :: MEMORI :: TEORI, IMPLEMENTASI & APLIKASI

BAB III PERANCANGAN SISTEM

Contoh Bentuk LCD (Liquid Cristal Display)

LAB #4 RANGKAIAN LOGIKA SEKUENSIAL

sistem komputer Komponen Sistem Komputer

JAWABAN ORGANISASI KOMPUTER 7 Agustus 2004

Dalam bahasan instruksi telah dipahami cara bekerjanya ALU, register, dan Memori dalam mengeksekusi sebuah instruksi.

Memori Utama. (Pertemuan ke-4) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom. Diedit ulang oleh: Endro Ariyanto

MODUL I GERBANG LOGIKA

Arsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial

Organisasi dan Arsitektur Komputer : Perancangan Kinerja. Chapter 4 Memori Internal - RAM. (William Stallings) Abdul Rouf - 1

DCH1B3 Konfigurasi Perangkat Keras Komputer

Partially Decoded Addressing (Non Fully Decoded Addresing)

MACAM - MACAM MEMORI Yoyo somantri Dosen Jurusan Pendidikan Teknik Elektro FPTK Universitas Pendidikan Indonesia

Sistem Memori. Flip-flop: memori 1-bit Register: memori n-bit, satu lokasi Memori: penyimpan data n-bit, m-lokasi MSB. 4-bit LSB. Flip-flop.

MULTIPLEXER. Pokok Bahasan : 1. Pendahuluan 2. Dasar-dasar rangkaian Multiplexer. 3. Mendesain rangkaian Multiplexer

Demultiplexer dan Multiplexer Oleh : Khany Nuristian Defi Setiawati Tugas Sistem Digital DEMULTIPLEKSER

ORGANISASI KOMPUTER SISTEM MEMORI MATA KULIAH:

DCH1B3 Konfigurasi Perangkat Keras Komputer. Memori Internal

ANALOG TO DIGITAL CONVERTER

BAB VI ENCODER DAN DECODER

BAB IX RANGKAIAN PEMROSES DATA

MEMORI INTERNAL Minggu 9

Pengantar Memori dan Memori Internal

Modul 3 : Rangkaian Kombinasional 1

M1632 MODULE LCD 16 X 2 BARIS (M1632)

Interkoneksi CPU-Memory-IO

Pengantar Memori dan Memori Internal

Memori? menunjuk ke penyimpanan disket. Tempat informasi, dibaca dan ditulis

PPI Skema konektor dari IC PPI 8255 adalah sebagai berikut :

R E G I S T E R 8.1 Register Pemalang

BAB III PERANCANGAN DAN PEMBUATAN ALAT

BAB VI RANGKAIAN KOMBINASI

Hanif Fakhrurroja, MT

4/27/2012 GALAT/ ERROR SIMPANGAN ATAU SELISIH DARI NILAI SEBENARNYA PADA VARIABEL YANG DIUKUR GALAT BERBEDA DENGAN SALAH GALAT DALAM PENGUKURAN

6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder

PENGENALAN SISTEM MIKROPROSESOR. Judul Pokok Bahasan

Memori Utama. (Pertemuan ke-5) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom

DISUSUN OLEH : WAHYU RUDI SANTOSO

MULTIPLEKSER BERBASIS PROGRAMMABLE LOGIC DEVICE (PLD)

DASAR KOMPUTER. Memory

PENGANTAR MIKROKOMPUTER PAPAN TUNGGAL (SINGLE CHIP) Oleh : Sumarna, Jurdik Fisika, FMIPA UNY

RANGKAIAN MULTIPLEXER

Pertemuan ke 5 BAB IV Sintesis Rangkaian Sekuensial (2) Deskripsi Manfaat Relevansi Learning Outcome Materi I. Rangkaian Memori Terbatas RAM dinamik

MENGENAL MULTIPLEXER DAN DEMULTIPLEXER

8. TRANSFER DATA. I. Tujuan

LAB #1 DASAR RANGKAIAN DIGITAL

DASAR - DASAR MIKROPROSESOR. Yoyo somantri Dosen Jurusan Pendidikan Teknik Elektro FPTK Universitas Pendidikan Indonesia

ARSITEKTUR DAN ORGANISASI KOMPUTER

LEMBAR TUGAS MAHASISWA ( LTM )

Laboratorium Sistem Komputer dan Otomasi Departemen Teknik Elektro Otomasi Fakultas Vokasi Institut Teknologi Sepuluh November

Nama : Zulham.Saptahadi Nim : Kelas : 08 Tk 04

Gambar 4.1. Rangkaian Dasar MUX.

SILABUS MATA PELAJARAN SISTEM KOMPUTER (DASAR BIDANG KEAHLIAN TEKNOLOGI INFORMASI DAN KOMUNIKASI)

Chapter 6 Input/Output

LAPORAN PRAKTIKUM DIGITAL DISUSUN OLEH: ARDITYA HIMAWAN EK2A/04 ARIF NUR MAJID EK2A/05 AULIADI SIGIT H EK2A/06

IT233-Organisasi dan Arsitektur Komputer Pertemuan 4

SILABUS MATA PELAJARAN SISTEM KOMPUTER (DASAR BIDANG KEAHLIAN TEKNOLOGI INFORMASI DAN KOMUNIKASI)

Perkembangan Mikroprosesor

Pertemuan ke 9 Memori

PENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER ARSITEKTUR SISTEM MEMORI

PERTEMUAN. Karakteristik-karakteristik penting sistem memori. D. Metode akses. E. Kinerja

Kuliah#13 TKC205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017

Gerbang AND Gerbang OR Gerbang NOT UNIT I GERBANG LOGIKA DASAR DAN KOMBINASI. I. Tujuan

BAB III PERANCANGAN SISTEM

KOMPONEN INTERFACING. Yoyo somantri Dosen Jurusan Pendidikan Teknik Elektro FPTK Universitas Pendidikan Indonesia

TSK304 - Teknik Interface dan Peripheral. Eko Didik Widianto

Memori Semikonduktor

BAB I : APLIKASI GERBANG LOGIKA

(Scott Mueller, 2003)

PERCOBAAN 11. CODE CONVERTER DAN COMPARATOR

Transkripsi:

PERCOBAAN 8 MORY 8.1. TUJUAN : Setelah melakukan percobaan ini mahasiswa diharapkan mampu Menjelaskan prinsip kerja memory secara umum Melakukan operasi simpan data di memory Melakukan operasi baca data dari memory Membuat integrasi memory 8.2. PERALATAN : Modul Wish Maker IC RAM 7489 IC Decoder 74138 8.3. DASAR TEORI : 8.3.1. KONSEP DASAR MORY Di dalam sistim digital, rangkaian memori menyajikan fungsi sebagai penyimpan informasi (data) secara permanen atau tetap yang dapat dipanggil kelak. Media penyimpan dapat berupa rangkaian terintegrasi semikonduktor atau peralatan magnetik seperti tape magnetik atau disk. Media magnetik umumnya dapat menyimpan banyak data dibandingkan dengan media semikonduktor, tapi waktu pengaksesannya (waktu yang diperlukan untuk menuju lokasi data dan kemudian membacanya), lebih lama. Konsep memory dapat dijelaskan sebagai berikut, anggap kita mempunyai sebuah halaman buku yang kosong, belum ditulisi. Biasanya, sebuah buku tulis selalu bergarisgaris, dimana setiap baris dapat ditulisi dengan sebuah kalimat. Apabila setiap baris ke bawah diberi nomor urut, maka setiap baris memiliki nomor sendiri. Nomor tersebut dapat dinyatakan sebagai alamat dari setiap baris. Jadi, apabila kita menulis sebuah kalimat atau kata pada nomor baris tertentu, maka kalimat atau kata tersebut berada di lokasi nomor baris tersebut. Contoh, kita menulis Siapa saya? pada baris ke 10, maka kalimat Siapa saya? tersebut merupakan informasi yang menempati lokasi ke-10. Percobaan 8. 36

Sebuah unit memory berisi informasi data dalam bentuk bit-bit biner. Keluar masuknya data ke dan dari unit memory melalui jalur / bus data. Sedangkan alamat yang dituju untuk menyimpan atau membaca data ke dan dari memory diinformasikan melalui jalur/ bus alamat. Blok diagram unit memory dan peralatan pendukung lainnya diberikan dalam gambar 8.1. Jalur input n data Jalur k alamat Read Write Unit memory 2 k word n bit per word Jalur output n data Gambar 8.1. Unit memory Sebuah layout memory terdiri dari nomor lokasi (alamat) dan elemen data yang menempati masing-masing lokasi. Bentuk sebuah layout memory ditunjukkan pada gambar 8.2. ALAMAT MORY DATA Binary Decimal Isi 0000000000 0 1011010101011101 0000000001 1 1010101110001001 0000000010 2 0000110101000110 1111111101 1021 1001110100010100 1111111110 1022 0000110100011111 1111111111 1023 1101111000100101 Gambar 8.2. Layout 1K x 16 Kapasitas memory pada gambar di atas adalah 1Kx16= 16384 bit, dimana jumlah lokasi yang tersedia adalah 1024 lokasi sedangkan masing-masing lokasi dapat menampung data sepanjang 16 bit. 8.3.2. KONSTRUKSI MORY Sebuah sel memory dapat dibuat dari sebuah Flip-flop dan beberapa gerbang seperti ditunjukkan pada gambar 8.3. Sel ini terdiri dari 3 input dan 1 output. Input select Percobaan 8. 37

berfungsi untuk meng-enable (mengaktifkan) sel untuk dapat membaca atau menulis data di sel. Nilai logika 1 atau 0 pada input read/write menentukan operasi yang dipilih. Select Input S R Q Output Read/Write Gambar 8.3. Sebuah Sel Biner (Binary Cell/BC) Sedangkan konstruksi sebuah memory yang sederhana, terdiri dari 12 sel biner (BC) ditunjukkan pada gambar 8.4. Bagan ini terdiri dari 4 lokasi, dimana masing-masing lokasi memuat 3 bit data. Input data D 0 D 1 Input alamat Decoder 2x4 D 2 enable Read/Write D 3 Output data Gambar 8.4. Konstruksi sederhana dengan 12 sel biner Percobaan 8. 38

8.3.3. EKSPANSI DAN INTEGRASI MORY Untuk memperbesar kapasitas penyimpanan, dapat dilakukan integrasi beberapa memory. Untuk mengintegrasikan memory, perlu digunakan peta memory yang menunjukkan pembagian lokasi masing-masing memory. Bentuk peta memory ditunjukkan seperti di bawah. 1 : PROM 8K x 8 2 : EPROM 8K x 8 3 : RAM 4K x 8. Kapasitas total dari ke-tiga memory yang terintegrasi di atas adalah 20K x 8, sedangkan pembagian lokasi secara biner dan hexadesimal adalah sebagai berikut : BINER HEXA A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0000 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1FFF 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 2000 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 3FFF 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 4000 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 4FFF PROM EPROM RAM Kita perlu menyediakan kapasitas sedikitnya 32K x 8, dimana yang 12K x 8 akan digunakan sebagai cadangan. Untuk mendapatkan kapasitas 32K x 8, perlu disediakan paling sedikit 15 jalur alamat (A 0 s/d A 14 ). Karena jumlah memory yang akan diintegrasikan ada 3 buah, diperlukan decoder 2 x 4 ( 2-input, 4-output) sebagai selektor memory, dimana input decoder adalah A 13 dan A 14. Lay out dari integrasi memory ditunjukkan pada gambar 8.5. Percobaan 8. 39

A14 A13 A12 A11 A0 DECODER 2x4 PROM 8K x 8 EPROM 8K x 8 RAM 4K x 8 Gambar 8.5. Lay out Integrasi 20 K x 8 8.4. PROSEDUR PERCOBAAN : 1. Dengan menggunakan modul Wish Maker, rangkailah dua buah IC RAM 74LS89 dan Decoder 74LS138 seperti gambar 8.6. SW9 SW6 SW4 SW1 SW5 A3 R/W S3 A0 SW10 DECODER 1x2 D3 D0 7489 S0 A3 R/W A0 D3 7489 S3 D0 S0 L1 L4 Gambar 6. Rangkaian Percobaan Percobaan 8. 40

2. Hubungkan 4 jalur address (A 3 A 2 A 1 dan A 0 ) masing-masing RAM ke switch input, 4 jalur input data (D 3 D 2 D 1 dan D 0 ) masing-masing RAM ke switch input. Hubungkan juga 4 jalur output data dari masing-masing RAM (S 3 S 2 S 1 S 0 ) ke output LED. Hubungkan 1 jalur R/W untuk menyeleksi operasi yang diinginkan dengan switch input. Hubungkan Switch input yang tersisa ke input decoder. Hubungkan dua output decoder ke dari masing-masing. 3. Masukkan 4 set data pada memory pertama, dan 4 set data pada memory kedua dengan memberikan nilai 0 pada R/W (kondisi menulis data). SW5 = 0 untuk data di memory pertama dan SW5 = 1 untuk data di memory kedua. Atur alamat melalui SW1 s/d SW4. 4. Baca data yang telah ditulis pada masing-masing memory tersebut dengan memberikan nilai 1 pada R/W (kondisi membaca data). SW5 = 0 untuk data di memory pertama dan SW5 = 1 untuk data di memory kedua. 5. Tuliskan hasil pengamatan pada Tabel di bawah. 6. Ulangi untuk 4 set data yang lain dengan alamat yang berbeda. ALAMAT DATA INPUT DATA OUTPUT No A4 A3 A2 A1 A0 D3 D2 D1 D0 S3 S2 S1 S0 1 2 3 4 1 2 3 4 Percobaan 8. 41

8.5. TUGAS 1. Jelaskan berapa kapasitas memory berikut ini : a. RAM 2K x 16 b. EEPROM 4Kx8 c. DROM 8Kx1 2. Jika disediakan jenis-jenis sebagai berikut : 2 buah RAM 2Kx8 1 buah EPROM 8Kx8 2 buah EEPROM 4kx8 Jelaskan bagaimana mengintegrasikan memory-memory tersebut supaya tidak conflict satu dengan yang lain. Lengkapi dengan Tabel Pemetaan dan pilih jenis Decoder sesuai yang diperlukan. DIAGRAM PIN DAN TABEL KEBENARAN 7489 (64-bit Bipolar RAM) 74138 (Decoder / Demultiplexer) Percobaan 8. 42