DCH1B3 Konfigurasi Perangkat Keras Komputer. Memori Internal

Ukuran: px

Mulai penontonan dengan halaman:

Download "DCH1B3 Konfigurasi Perangkat Keras Komputer. Memori Internal"

Yanti Budiaman
7 tahun lalu
Tontonan:

1 DCH1B3 Konfigurasi Perangkat Keras Komputer Memori Internal 1 9/22/2016 Operasi Sel Memori 1

Tipe Memori Semikonduktor 3 9/22/2016 Dynamic RAM (DRAM) Teknologi RAM dibagi menjadi 2: Dynamic RAM (DRAM) Static RAM (SRAM) DRAM Dibuat dengan sel-sel yang dapat menyimpan data dengan mengisi

2 Tipe Memori Semikonduktor 3 9/22/2016 Dynamic RAM (DRAM) Teknologi RAM dibagi menjadi 2: Dynamic RAM (DRAM) Static RAM (SRAM) DRAM Dibuat dengan sel-sel yang dapat menyimpan data dengan mengisi muatan dalam kapasitor. Data bernilai 1 berarti ada muatan listrik di kapasitor dan data 0 berarti tidak muatan listrik di kapasitor. Memerlukan pengecasan muatan kapasitor secara berkala untuk menjaga datanya tetap tersimpan. Istilah dynamic mengacu kepada kebocoran muatan kapasitor. 4 9/22/2016 2

3 Struktur DRAM Alamat diset dulu untuk menulis data atau membaca data. Transistor berfungsi sebagai saklar. Operasi tulis dengan memberikan tegangan ke bit line. Bit 0 tegangan rendah, 1 teg. tinggi, set alamat ke address line, muatan disimpan ke kapasitor. Operasi baca dengan mengeset alamat, data dibaca di Bit line. Proses baca mengosongkan muatan listrik sehingga muatan kapasitor harus direfresh untuk menyelesaikan operasi. 5 9/22/2016 Static RAM (SRAM) Devais dijital yang menggunakan elemenelemen lojik yang sama dengan prosesor. Nilai-nilai biner disimpan menggunakan konfigurasi gerbang lojik flip-flop tradisional. Data dipertahankan sepanjang daya listrik tetap masuk ke SRAM. 6 9/22/2016 3

4 SRAM versus DRAM Kedua-duanya volatile : Daya harus disuplai ke memori secara terus-menerus untuk mempertahankan nilai bitnya. Dynamic Cell Lebih mudah dibuat, ukuran lebih kecil Lebih luas(sel-sel terkecil = lebih banyak sel dalam satu area) Sedikit mahal Memerlukan rangkaian refreshing Cocok untuk kapasitas memori yang besar Digunakan untuk main memory Static Lebih cepat Digunakan untuk cache memory 7 9/22/2016 Read Only Memory (ROM) Memiliki sebuah pola data yang tidak dapat diubah atau ditambahkan. Tidak ada sumber daya yang diperlukan untuk mempertahankan nilai-nilai bit di memori. Data atau program ada di main memory secara permanen dan tidak bisa diisi dengan data atau program dari secondary storage device. Data dimasukkan pada saat proses pabrikasi. Kerugian: Tidak boleh salah, jika 1 bit salah maka seluruh ROM yang salah harus dibuang. Langkah-langkah memasukkan data biayanya besar. 8 9/22/2016 4

5 ROM 8X4 bit on-chip decoding 9 9/22/2016 Programmable ROM (PROM) Sedikit mahal dibandingkan ROM Nonvolatile dan bisa ditulisi hanya 1 kali Proses penulisan dilakakukan secara listrik yang dilakukan oleh supplier atau pelanggan kemudian chip dibuat. Memerlukan peralatan khusus untuk penulisan Lebih fleksibel dan nyaman Cocok untuk volume produksi yang besar 10 9/22/2016 5

6 Read-Mostly Memory EPROM Erasable programmable read-only memory Proses menghapus dapat dilakukan berulang kali Lebih mahal dari PROM tetapi dapat diupdate EEPROM Electrically erasable programmable readonly memory Dapat ditulis kapanpun tanpa menghapus data yang lain Menggabungkan kemampuan nonvolatile dan dapat diupdate Lebih mahal dari EPROM Flash Memory Berada ditengahtengah EPROM dan EEPROM di sisi harga dan fungsionalitas Menggunakan teknologi penghapusan secara listrik Microchip diorganisasikan sehingga bagian sel memori dihapus dalam satu aksi atau flash 11 9/22/2016 DRAM 16 Mb (4M x 4) 12 9/22/2016 6

Gambar Macam-macam ROM EPROM ROM BIOS EEPROM 13 9/22/2016 Interleaved Memory Main memory dibuat dari

Dimungkinkan untuk mengorganisasikan sebagai interleaved memory.

bank K dapat melayani permintaan K secara simultan, meningkatkan laju baca atau tulis memori dengan

7 Gambar Macam-macam ROM EPROM ROM BIOS EEPROM 13 9/22/2016 Interleaved Memory Main memory dibuat dari kumpulan chip memori DRAM. Sejumlah chip dikelompokan bersama-sama untuk membuat sebuah memory bank. Dimungkinkan untuk mengorganisasikan sebagai interleaved memory. Tiap bank secara mandiri dapat melayani permintaan baca atau tulis memori sehingga sebuah sistem dengan bank K dapat melayani permintaan K secara simultan, meningkatkan laju baca atau tulis memori dengan faktor K. Jika word memori berurutsn disimpan dalam bank-bank yang berbeda, kemudian transfer sebuah blok memori kecepatannya ditingkatkan. 14 9/22/2016 7

Error Correction Hard Failure Kerusakan fisik permanen Sel memori atau sel-sel yang terpengaruh tidak mampu menyimpan data tetapi stuck di 0 atau 1 atau berpindah-pindah antara 0 dan 1 Dapat

8 Error Correction Hard Failure Kerusakan fisik permanen Sel memori atau sel-sel yang terpengaruh tidak mampu menyimpan data tetapi stuck di 0 atau 1 atau berpindah-pindah antara 0 dan 1 Dapat disebabkan oleh: Lingkungan yang ekstrim Kerusakan pada proses pabrikasi Pemakaian Soft Error Acak, kejadian tidak merusak yang dapat mengubah isi satu atau lebih selsel memori Kerusakan tidak permanen terhadap memori Dapat disebabkan oleh masalah catu daya dan partikel/debu Alpha: 15 9/22/2016 Layout Data Bit dan Check Bit Menggunakan Hamming Code 12 bit = 8 bit data + 4 check bit 16 9/22/2016 8

9 Contoh 17 9/22/2016 Penghitungan Check Bit 18 9/22/2016 9

Organisasi DRAM Lanjut SDRAM Salah satu yang menyebabkan sistem bottleneck ketika menggunakan prosesor

Sejumlah perbaikan untuk meningkatkan kinerja memori internal yaitu: SDRAM DDR-DRAM RDRAM RDRAM 19

data dengan prosesor disinkronisasikan menggunakan sinyal clock eksternal dan berjalan pada kecepatan

data di bawah kendali clock sistem Prosesor atau master lain mengirimkan instruksi dan informasi alamat

10 Organisasi DRAM Lanjut SDRAM Salah satu yang menyebabkan sistem bottleneck ketika menggunakan prosesor berkinerja tinggi yaitu antarmuka ke memori internal utama. Sejumlah perbaikan untuk meningkatkan kinerja memori internal yaitu: SDRAM DDR-DRAM RDRAM RDRAM 19 9/22/2016 Synchronous DRAM (SDRAM) Salah satu bentuk DRAM yang banyak digunakan secara luas Pertukaran data dengan prosesor disinkronisasikan menggunakan sinyal clock eksternal dan berjalan pada kecepatan penuh bus prosesor/memori tanpa menunggu state Dengan synchronous access DRAM mengambil dan mengeluarkan data di bawah kendali clock sistem Prosesor atau master lain mengirimkan instruksi dan informasi alamat yang dilatch oleh DRAM. DRAM kemudian meresponnya setelah sejumlah siklus clock. Sementara itu master dapat mengerjakan tugas lain pada saat DRAM memprosesnya. 20 9/22/

SDRAM Read Timing 21 9/22/2016 RDRAM Bus mengantarkan alamat dan informasi kontrol menggunakan protokol asynchronous blockoriented Ambil permintaan

Intel Untuk prosesor Pentium dan Itanium Bus dapat mengalamati sampai 320 RDRAM chip dan kecepatan 1.

11 SDRAM Read Timing 21 9/22/2016 RDRAM Bus mengantarkan alamat dan informasi kontrol menggunakan protokol asynchronous blockoriented Ambil permintaan memori melalui bus berkecepatan tinggi Permintaan berisi alamat, tipe operasi, jumlah byte yang beroperasi Dikembangkan oleh Rambus Diadopsi oleh Intel Untuk prosesor Pentium dan Itanium Bus dapat mengalamati sampai 320 RDRAM chip dan kecepatan 1.6 GBps 22 9/22/2016 Chip dibuat dengan kemasan bertingkat dengan semua pin dalam 1 sisi Pertukaran data dengan prosesor melalui 28 kabel dengan panjang maksimal 12 cm Menjadi pesaing utama SDRAM 11

12 Double Data Rate SDRAM (DDR SDRAM) SDRAM dapat mengirim data sekali tiap siklus clock Double-data-rate SDRAM dapat mengirim 2 kali tiap siklus clock, 1 kali pada rising edge pulsa clock dan 1 kali pada and falling edge Dikembangkan oleh JEDEC Solid State Technology Association (Electronic Industries Alliance s semiconductor-engineering-standardization body) 23 9/22/2016 DDR SDRAM Read Timing 24 9/22/

13 Cache DRAM (CDRAM) Dikembangkan oleh Mitsubishi Mengintegrasikan sebuah SRAM cache kecil ke dalam sebuah chip DRAM 25 9/22/2016 Gambar DRAM DD SDRAM DDR3 SDRAM DDR2 SDRAM RDRAM 26 9/22/

Tugas baca untuk pertemuan selanjutnya: Silakan baca chapter 4 tentang Cache Memory halaman 112-146,

14 Tugas baca untuk pertemuan selanjutnya: Silakan baca chapter 4 tentang Cache Memory halaman , William Stallings, Computer Organization and Architecture 9th Edition, /22/2016 THANK YOU 14

dokumen-dokumen yang mirip

Memori Utama. (Pertemuan ke-4) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom. Diedit ulang oleh: Endro Ariyanto

Memori Utama. (Pertemuan ke-4) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom. Diedit ulang oleh: Endro Ariyanto Memori Utama (Pertemuan ke-4) Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Januari 2016 Hirarki Memori Registers L1 Cache L2 Cache Main memory (RAM)