Sinyal Logik level dan Famili logik, perubah level

4 level dan Famili logik, perubah level Tujuan : Setelah mempelajari ini diharapkan. Memahami batasan tegangan yang diberlakukan pada logik 2. Memahami batasan tegangan yang diberlakukan pada logik 0 3. Mampu menjelaskan prinsip kerja gerbang NOT, pada kejadian sinyal L pada input 4. Mampu menjelaskan prinsip kerja gerbang NOT, pada kejadian sinyal H pada input 5. Mampu menjelaskan prinsip kerja gerbang NOT, pada kejadian sinyal L pada Output 6. Mampu menjelaskan prinsip kerja gerbang NOT, pada kejadian sinyal H pada Output 7. Mampu menghitung kemampuan pembebanan pada rangkaian TTL 8. Memahami perbedaan antara Famili Bipolar dan Famili MOS 9. Mampu mengantisipasi perubahan level pada rangkaian gabungan NMOS dan TTL Prasyarat : Untuk mempelajari Pembelajaran 4 diperlukan kegiatan dan kemampuan seperti di bawah ini,. Telah mengerjakan latihan-latihan pada Pembelajaran 3. 2. Semua latihan pada Pembelajaran 3 dijawab dengan Benar. 4.. Level dan Famili Logik 4... Level Logik Dalam logik biner kedua keadaan sinyal " 0 " dan " " dibentuk melalui level tegangan yang berbeda. Hal ini dapat di realisasikan juga melalui gambaran ada arus dan tidak ada arus. Menurut Positip Logik sinyal 0 dinyatakan dalam daerah Tegangan Low, sedangkan sinyal dinyatakan dalam daerah Tegangan High. Dalam rangkaian yang terintegrasi ( C ) harga outputnya hampir tidak mungkin berharga 0 V, hal ini dikarenakan tegangan saturasi dari beberapa transistor yang dibangun di dalamnya antara 0,4 hingga 0,8 Volt. Dari kenyataan di atas maka harga level logik bukan 52

merupakan harga kongkrit yang tanpa toleransi, tetapi berupa harga dari daerah tegangan, sehingga level logik dinyatakan dengan L ( Low ) dan H ( High ) dan bukan berupa besaran tegangan yang absolut. Agar lebih jelas dalam pemahaman level logik ada baiknya diperhatikan gambar di bawah ini. 5,0 OUTPUT Q NPUT U QH / H max 4,5 4,0 3,5 3,0 H - Level H - Level 2,5 2,0,5 U Q min U H min 0,4V,0 0,8 0,5 0,0 U L max 0,4V U L - Level QL max Standard TTL Level Logik L - Level Dari gambar di atas dapat dimengerti bahwa level input yang diberi index mempunyai U L dan U H, sedangkan level output yang diberi index Q mempunyai U QL dan U QH. Tegangan input low level ( U L ) mempunyai harga maksimum 0,8 V sedangkan tegangan input high level ( U H ) mempunyai harga minimum 2,0 V. Tegangan output low level ( U QL ) mempunyai harga maksimum 0,4 V sedangkan tegangan output high level ( U QH ) mempunyai harga minimum 2,4 V. Dengan dasar di atas didapatkan daerah tegangan Output dan nput Output Q nput U Qmin U Qmax U min U max 0 V + 0,4 V L 0 V + 0,8 V + 2,4 V H + 2 V 53

Keterangan : U QLmin U QLmax U QHmin U QHmax : Tegangan Output Minimum pada Low-Level : Tegangan Output Maksimum pada Low-Level : Tegangan nput Minimum pada High-Level : Tegangan nput Maksimum pada High-Level Sebagai acuan dalam menganalisa level logik kali ini diambil C standard yaitu standard inverter 7404 +5 V 4k,6k 25 +5 V 4 3 2 0 9 8 T D Q 2 3 4 5 6 7 D T4 k Kaki nverter 7404 Rangkaian Sebuah nverter 7404 Sinyal L pada nput : 0 V U L + 0,8 V - L,6 ma pada U H = + 0,4 V U L L U QH Transistor T mendapatkan arus melalui tahanan 4k yang membuat lintasan Emitor - Kolektor mempunyai tahanan yang rendah. Tegangan pada kolektor T hanya sedikit lebih besar dibandingkan tegangan emitornya, yang berarti bahwa sebagai tegangan input, tegangan kolektor T ini tidak cukup untuk membuat = ON (menghantar). Akibat = OFF, transistor memperoleh arus basis yg. cukup dan menghantar dengan sempurna. Transistor T4 mempunyai keadaan yang sebaliknya dengan transistor sehingga T4 dalam keadaan tidak menghantar ( T4 = OFF ), karena pada tahanan k tidak ada arus yang mengalir ( tidak ada tegangan ). Dalam keadaan = ON dan T4 = OFF 54

pada output Q terdapat tegangan yang cukup sebagai H Level. Jika beban maksimum yang diijinkan tidak terlampaui, maka tegangan outputnya akan berada pada batas level + 2,4 V U QH. Sinyal H pada nput : + 2 V U H H 0,04 ma pada U H = +2,4 V U H H U QL Transistor T sekarang bekerja terbalik oleh karena itu arus akan mengalir melalui " Kolektor - Basis Dioda " T menuju ke basis dan akan membuat = ON. Dengan kejadian ini maka = OFF dan T4 = ON sehingga tegangan outputnya akan berada pada batas level 0 V U QL + 0,4 V dan mengalir arus H masuk menuju input inverter. Sinyal L pada Output : 0 V U QL +0,4 V QL 6 ma pada U QL = +0,4 V L sinyal pada output, arus maksimum yang diperbolehkan mengalir masuk menuju output adalah QLmax = 6 ma U H QL U QL Sinyal H pada Output : +2,4 V U QH +5 V - QH 0,4 ma pada U QL = +2,4 V U L QH U QHL Pernyataan - QH berarti bahwa arus dari output mengalir keluar ( berlawanan dengan arah arus pada gambar ). H sinyal pada output, arus maksimum yang diperbolehkan mengalir keluar dari output adalah QHmax = 0,4 ma. 55

4..2. Kemampuan Pembebanan Rangkaian TTL Sinyal output dari sebuah pengirim yang berupa tegangan disambungkan dengan satu atau beberapa input dari penerima. Setiap penerima merupakan beban bagi pengirimyang akan mempengaruhi tegangan keluarannya. Semakin banyak rangkaian penerima yang disambungkan pada output dari pengirim semakin besar pengaruhnya terhadap tegangan outputnya. PENERMA Q PENGRM 2 Q 2 3 Q 3 7400 4 Q 4 N Q N Kejadian : L sinyal pada output pengirim = L sinyal pada semua nput penerima Dalam kejadian ini berlaku batasan, QL 6 ma dan - L,6 ma Dari setiap input penerima mengalir arus L,6 ma keluar menuju output pengirim. Arus yang diperbolehkan mengalir menuju output pengirim sebesar QL 6 ma. Dari dua pernyataan ini dapat dimengerti bahwa sampai 0 buah penerima dapat dilayani dengan sebuah pengirim ( 6 ma :,6 ma = 0 ). Kejadian 2 : H sinyal pada output pengirim = H sinyal pada semua nput penerima Dalam kejadian ini berlaku batasan, - QH 0,4 ma dan H 0,04 ma 56

Arus sebesar H 0,04 ma masuk menuju masing-masing penerima, sedangkan pada saat yang sama berlaku batasan bahwa arus yang diperbolehkan mengalir keluar dari pengirim QH 0,4 ma. Dengan cara yang sama didapatkan juga 0 penerima dapat dilayani oleh satu pengirim. Faktor atau angka 0 ini berlaku untuk seluruh gerbang ( C ) TTL seri 74xx dengan output standard dan dinyatakan sebagai Faktor Pembebanan Output F Q = 0 ( F Q = FAN-OUT ). Selain Fan-Out terdapat juga Faktor Pembebanan nput F = ( F = FAN-N ). Dari seluruh penjelasan di atas, dengan mudah dan tanpa perhitungan yang rumit dapat dihindari pembebanan suatu output pengirim yang berlebihan agar diperoleh Level Logik yang diinginkan. 4..3. Famili Logik Ada dua dasar teknologi pembuatan C digital yaitu Bipolar dan MOS (Metal Oxid Semiconductor) teknik. Famili logik adalah sekelompok komponen yang kompatibel secara level dan tegangan sumber. Kompatibel berarti bahwa kita dapat menghubungkan output dari salah satu komponen ke input komponen yang lain atau sebaliknya. Bipolar teknologi mempunyai kecepatan yang lebih karena terdiri dari SS (Smal Scale ntegration, < dari 2 Gerbang dalam chip yang sama) dan MS (Medium Scale ntegration, 2-00 Gerbang dalam chip yang sama) sedangkan MOS teknologi terdiri dari LS (Last Scale ntegration > dari 00 Gerbang dlm. chip yang sama) tetapi untuk ukuran chip yang sama dapat dibangun lebih banyak gerbang di dalamnya. 4..3.. Famili Bipolar Yang termasuk dalam katagori famili bipolar adalah RTL ( Resistor Transistor Logik ), DTL ( Dioda Transistor Logik ), TTL ( Transistor Transistor Logik ) dan ECL ( Emitter Coupled Logik ). 3,6 V 3,6 k,5 k 3,6 k UQ T U U2 RTL Gerbang NOR Typ MC 77 Jika level H ada pada U atau U2 maka transistor yang bersangkutan akan menghantar dan pada output akan berlogika L. Output akan berlogika H hanya jika kedua inputnya berlogika L, dan fungsi yang demikian adalah fungsi NOR. Rangkai RTL ini untuk masa sekarang sudah tidak disukai lagi 57

5 V 5 V 5 k 2 k D D3 T UQ U 5 k R2 U2 D2 DTL Gerbang NAND Typ MC 849 Arus basis pada T melalu tahanan R2 akan timbul jika D dan D2 tidak menghantar atau semua inputnya pada kondisi H. Dalam keadaan ini T menghantar ( T = ON ) dan tegangan outputnya berlogika L. Jika salah satu input dari D atau D2 berlogika L maka = OFF dan tegangan outputnya berlogika H. Jika semua input U U U2 4k R,6k 30 T k T4 D TTL Gerbang NAND Typ 7400 T U2 220 R2 220 Vref 780 50 50-5,2 V T4 T5 +5 V UQ U ECL Gerbang NOR-OR Typ MC 002 4..3.2. Famili MOS 58 UQ mempunyai level sinyal H, maka mengalir arus dari R melalui dioda pelalu " Basis - Kolektor Dioda " T, menuju basis dan membuat = ON yg. diikuti juga oleh = ON. Keadaan ini menyebabkan sinyal output berlogika L. Salah satu dari input T berlogika L sinyal output akan berlogika H. dan membentuk penguat deferensial. Pada basis melalui pembagi tegangan membentuk Vref. Jika semua input berlogika L, T dan = OFF. Arus emitor mengalir melalui dan pd. R2 timbul tegangan mengakibatkan UQ berlogika L dan U berlogika H. Jika salah satu input berlogika H keadaan output akan berbalik.

Yang termasuk dalam katagori famili MOS adalah PMOS ( p-chanel MOSFETs ), NMOS ( n-chanel MOSFETs ) dan CMOS ( Complementary MOSFETs ). Tp VDD Sinyal L pada U Tp menghantar ( Tp = ON ) U Tn tidak menghantar ( Tn = OFF ) Sinyal H pada U p Tp tidak menghantar ( Tp = OFF ) U2 Tn n UQ Tn menghantar ( Tn = ON ) Keadaan di atas berlaku juga untuk U2. Jika kedua input berlogika L, maka Tp dan p = ON, sedangkan Tn dan p = OFF sehingga tegangan output UQ sama CMOS Gerbang NOR dengan VDD atau berlogika H VGG = 2 V VDD = 5 V Gerbang NMOS - NOR disamping hampir mirip dengan rangkaian RTL di atas Jika Salah satu input berlogika H, maka tegangan outputnya akan berlogika L. T UQ Sedangkan Tegangan output akan berlogika H apabila semua inputny U U2 berlogika L NMOS Gerbang NOR - 5 V 59

4.2. Perubah Level dan Sakelar Pada sebuah sistem yang dibangun dari gabungan rangkaian antara NMOS (komponen-komponen mikrokomputer ) dengan hardware lain dari komponen TTL akan timbul permasalahan, karena NMOS yang mempunyai tahanan output besar hanya dapat mengendalikan sebuah input TTL. Dari permasalahan ini diharapkan ada driver yang dapat membantu keperluan di atas. Driver atau inverter NMOS yang dimaksud adalah gerbang 4050 dan 404. Dengan driver ini dapat mengendalikan sampai 2 input TTL yang jika disambung secara langsung tidak mungkin. 2 3 4 5 6 Q Q5 Q6 Q 2 3 6 x DRVER Q6 6 Q5 5 4 GERBANG C-MOS 4050 Komponen 4050 mempunyai 6 driver bukan inverter, sedangkan komponen 404 mempunyai 4 kelompok driver yang masing-msaing mempuyai sebuah output inverter dan sebuah output bukan inverter. 2 3 Q Q Q Q 4 x BUFFER 4 3 4 2 GERBANG C-MOS 404 60

Dalam hal-hal tertentu diperlukan juga suatu komponen yang tidak hanya dapat bekerja dengan sinyal digital tetapi dibutuhkan juga komponen yang dapat bekerja dengan sinyal analog. Prinsip ini dapat dibayangkan seperti halnya pada sebuah sakelar yang bekerja berdasarkan fungsi ON-OFF, salah satu komponen yang dimaksud adalah komponen C-MOS 4066. E Y E2 Y2 E3 Y3 E4 Z Z2 Z3 Y Z Z2 Y2 E2 E3 SAKELAR ANALOG E E4 Y4 Z4 Z3 Y4 Z4 Y3 GERBANG C-MOS 4066 Lintasan Y - Z adalah lintasan sinyal analog dan juga sinyal digital, sedangkan input E adalah pengatur lintasan agar lintasan Y - Z dapat menghantar ( ON ) atau tidak menghantar ( OFF ). Sinyal pengatur pada input E adalah sinyal digital yaitu "" artinya ON sedangkan "0" artinya OFF. Seperti halnya sakelar biasa, lintasan Y - Z adalah lintasan dua arah sehingga baik Y atau Z dapat difungsikan sebagai input atau output ( bisa lintasan Y - Z atau lintasan Z - Y ). Dalam keadaan menghantar lintasan Y - Z mempunyai tahanan antara 30-00 Ω sedangkan dalam keadaan tidak mengantar mempunyai tahanan kira-kira 0 MΩ. 6

LATHAN Perhatikan gambar di bawah ini 4k,6k 25 +5 V T D Q U L L U QH D T4 k Jelaskan keadaan T,, dan T4 pada saat sinyal L pada NPUT 2 Lihat Halaman 54 +5 V 4k,6k 25 T D Q U H H U QL D T4 k Jelaskan keadaan T,, dan T4 pada saat sinyal H pada NPUT Lihat Halaman 55 3 Hitunglah Faktor Pembebanan ( FAN-OUT ) untuk gerbang standard TTL 0 62