MODUL MODULATOR-DEMODULATOR BINARY PHASE SHIFT KEYING (BPSK) MENGGUNAKAN METODE COSTAS LOOP Oleh Arivia Aurelia Devina Pramono NIM : 612005004 Skripsi ini untuk melengkapi syarat-syarat memperoleh Gelar Sarjana Teknik dalam Konsentrasi Teknik Telekomunikasi FAKULTAS TEKNIK ELEKTRO DAN KOMPUTER UNIVERSITAS KRISTEN SATYA WACANA SALATIGA Januari 2012
MODUL MODULATOR-DEMODULATOR BINARY PHASE SHIFT KEYING (BPSK) MENGGUNAKAN METODE COSTAS LOOP Oleh : Arivia Aurelia Devina Pramono NIM : 612005004 Tugas Akhir ini telah diterima dan disahkan sebagai salah satu persyaratan guna mencapai gelar SARJANA TEKNIK Dalam Konsentrasi Teknik Telekomunikasi FAKULTAS TEKNIK PROGRAM STUDI TEKNIK ELEKTRO UNIVERSITAS KRISTEN SATYA WACANA SALATIGA Disahkan oleh Pembimbing I Pembimbing II Ir.Budihardja Murtianta, M.Eng Tgl Deddy Susilo, S.T. Tgl
MODUL MODULATOR-DEMODULATOR BINARY PHASE SHIFT KEYING (BPSK) MENGGUNAKAN METODE COSTAS LOOP Arivia Aurelia Devina Pramono NIM : 612005004 FAKULTAS TEKNIK PROGRAM STUDI TEKNIK ELEKTRO UNIVERSITAS KRISTEN SATYA WACANA 2012 Pembimbing : Ir.Budihardja Murtianta, M.Eng Deddy Susilo, S.T. INTISARI Tugas akhir ini akan merancang dan merealisasikan suatu perangkat transmisi data berbasis BPSK (Binary Phase Shift Keying) menggunakan metode Costas Loop pada demodulatornya. Pada prinsipnya Costas Loop adalah bentuk khusus dari PLL yang difungsikan untuk melakukan demodulasi sinyal-sinyal yang termodulasi secara supressed-carrier. Costas Loop menggunakan umpan balik negatif untuk melakukan carrier recovery, kemudian sinyal pembawa yang dihasilkan digunakan untuk melakukan demodulasi sinyal BPSK-nya. Perangkat yang dibuat pada Tugas Akhir ini berupa modulator demodulator BPSK dengan frekuensi 10kHz-48kHz dan untuk transmisi secara nirkabel ditambahkan pemancar dan penerima FM yang akan mentranslasikan sinyal pembawa ke frekuensi radio 80MHz. Secara umum, alat ini dapat mendemodulasikan sinyal BPSK tanpa error (BER=0). Berdasarkan pengujian yang telah dilakukan kadang muncul fenomena fasa ambigu yang menyebabkan false locking pada Costas Loop, sehingga data yang didemodulasikan menjadi terbalik dari data aslinya. i
KATA PENGANTAR Puji dan syukur serta rasa terimakasih penulis panjatkan kehadirat Tuhan yang Maha Esa yang telah memerikan berkat dan perlindungan kepada penulis sehingga penulis dapat menyelesaikan tugas akhir ini sebagai syarat kelulusan dari Fakultas Teknik Jurusan Elektro Universitas Kristen Satya Wacana. Penulis menyadari bahwa usaha yang telah dilakukan sejauh ini tentu tidak akan berarti tanpa bantuan dan dorongan serta bimbingan dari berbagai pihak. Dalam kesempatan ini penulis ingin mengucapkan terimakasih yang sebesar-besarnya kepada : 1. Tuhan yang Maha Esa atas berkat dan rahmat yang telah diberikan kepada penulis hingga saat ini. 2. Papa dan Mama penulis yang telah memberikan dorongan baik moral, semangat, pengertian, doa, kebutuhan material selama kuliah dan pembuatan tugas akhir ini. 3. Keluarga adik penulis, Renard dan Rizard, yang telah memberikan dorongan baik moral, semangat, pengertian, doa. 4. Bapak Ir. Budihardja Murtianta, M.Eng, selaku dosen pembimbing I yang telah banyak memberi bimbinganm pengarahan, dan pengertian kepada penulis selama pembuatan tugas akhir ini. 5. Bapak Deddy Susilo, S.T, selaku dosen pembimbing II yang telah banyak memberi bimbinganm pengarahan, dan pengertian kepada penulis selama pembuatan tugas akhir ini. 6. Seluruh staf pengajar, staf administrasi, serta laboran untuk kesediaannya membantu kelancaran selama kuliah dan sampai pembuatan tugas akhir ini. ii
iii 7. Teman-teman mahasiswa yang tidak dapat disebutkan satu-persatu, yang telah membantu penulis selama perkuliahan. Pada kesempatan ini, kami juga mohon maaf jika dalam penyusunan tugas ini telah melakukan beberapa kesalahan atau hal-hal yang kurang berkenan di hati. Akhir kata, penulis berharap semoga tugas akhir ini bermanfaat bagi pembaca. Penulis juga menyadari bahwa penulisan tugas akhir ini masih jauh dari sempurna, oleh karenanya penulis mengharapkan adanya kritik dan saran yang membangun agar segala kekurangan yang ada dapat diperbaiki. Salatiga, Januari 2012 Penulis
DAFTAR ISI Halaman INTISARI...i KATA PENGANTAR...ii DAFTAR ISI...iv DAFTAR GAMBAR...ix DAFTAR TABEL... xiii DAFTAR SIMBOL... xiv BAB I. PENDAHULUAN...1 1.1. Latar Belakang Masalah...1 1.2. Tujuan...3 1.3. Spesifikasi Alat...3 1.4. Sistematika Penulisan...4 BAB II.DASAR TEORI...6 2.1. Sistem Komunikasi...7 2.2. Modulasi dan Demodulasi Digital...9 iv
v 2.3. Modulasi dan Demodulasi BPSK...14 2.4. Costas Loop...18 2.5. Phase Locked Loop...24 2.5.1. Bagian Detektor Fasa (PLL)...28 2.5.2. Bagian VCO...31 2.5.3. Bagian Loop Filter...33 BAB III. PERANCANGAN DAN REALISASI...37 3.1. Perancangan Bagian Pemancar...38 3.1.1. Perancangan Simulator Data (Pseudo Random Generator)...38 3.1.2. Perancangan Modulator BPSK...41 3.1.2.1. Untai Level Shifter...41 3.1.2.2. Untai Tapis Pelewat Rendah...42 3.1.2.3. Untai Osilator...45 3.1.2.4. Untai Selektor Keluaran BPSK...46 3.1.3. Pemilihan Modul Modulator FM...49 3.2. Perancangan Bagian Penerima...50 3.2.1. Pemilihan Demodulator FM...50 3.2.2. Perancangan Demodulator BPSK...51 3.2.2.1. Untai Pengali...51
vi 3.2.2.1.1. Pengali Jalur Infasa...53 3.2.2.1.2. Pengali Jalur Quadrature...54 3.2.2.1.3. Pengali Jalur Tengah...55 3.2.2.2. Untai Arm Filter...57 3.2.2.3. Untai Loop Filter...60 3.2.2.4. Rangkaian VCO dan Penggeser 90 o... 65 3.2.2.5. Rangkaian Decision Device...69 BAB IV. PENGUJIAN DAN ANALISIS SISTEM MODULASI DAN DEMODULASI BINARY PHASE SHIFT KEYING (BPSK)...70 4.1. Pengujian Bagian Pemancar...70 4.1.1. Pengujian Simulator Data (Pseudo Random Generator) (Titik A)...71 4.1.2. Pengujian Bagian Modulator BPSK...71 4.1.2.1. Pengujian Level Shifter (Titik B)...72 4.1.2.2. Pengujian Tapis Pelewat Rendah Bessel orde 6 (Titik C)...72 4.1.2.3. Pengujian Bagian Osilator (Titik D)...73 4.1.2.4. Pengujian Selektor Keluaran BPSK (Titik E)...74
vii 4.1.3. Pengujian Pemancar FM...74 4.2. Pengujian Bagian Penerima...76 4.2.1. Pengujian Penerima FM...76 4.2.2. Pengujian Bagian Costas Loop...77 4.2.2.1. Pengujian Masukan Costas Loop (Titik A)...77 4.2.2.2. Pengujian VCO dan Penggeser 90 o (Titik H)...77 4.2.2.3. Pengujian Pengali di Jalur Infasa dan Quadrature (Titik B dan C)...79 4.2.2.4. Pengujian Arm Filter di Jalur Infasa dan Quadrature (Titik D dan E)...80 4.2.2.5. Pengujian Pengali Ketiga di Jalur Tengah (Titik F)...81 4.2.2.6. Pengujian Loop Filter (Titik G)...83 4.2.2.7. Pengukuran Decision Device...84 4.3. Pengukuran Bit Error Rate (BER)...85 4.4. Pengukuran Hold Range dan Lock Range Costas Loop...87 4.5. Masalah Fasa Ambiguitas pada Costas Loop...90 BAB V. KESIMPULAN DAN SARAN...92
viii 5.1. Kesimpulan...92 5.2. Saran...93 DAFTAR PUSTAKA...95 LAMPIRAN A DOKUMENTASI ALAT LAMPIRAN B PROGRAM SIMULATOR DATA LAMPIRAN C DATA SHEET
DAFTAR GAMBAR Halaman Gambar 2.1. Diagram Blok Sistem Komunikasi...7 Gambar 2.2. Sinyal OOK...10 Gambar 2.3. Sinyal FSK...11 Gambar 2.4. Sinyal PSK...11 Gambar 2.5. Spektrum Sinyal ASK, FSK, PSK...12 Gambar 2.6. Perbandingan Probabilitas Error ASK, PSK, dan FSK...13 Gambar 2.7. Diagram Blok Modulator BPSK Sederhana...14 Gambar 2.8. Diagram Blok Modulator BPSK...15 Gambar 2.9. Proses Pembentukan Sinyal BPSK...15 Gambar 2.10. Sinyal NRZ Unipolar dan NRZ Bipolar...16 Gambar 2.11. Demodulasi Sinyal BPSK...17 Gambar 2.12. Diagram Blok Costas Loop...19 Gambar 2.13. Bentuk Linier Suatu Sistem Umpan Balik Negatif...21 Gambar 2.14. Diagram Blok Costas Loop secara Lengkap...21 Gambar 2.15. Model Linier Costas Loop...24 Gambar 2.16. Diagram Blok PLL...25 Gambar 2.17. Pemodelan Linier Detektor Fasa...28 Gambar 2.18. Pemodelan Linier Detektor Fasa dalam ranah s...29 Gambar 2.19. Diagram Blok Pengali...29 Gambar 2.20. Grafik Karakteristik Detektor Fasa...31 ix
x Gambar 2.21. Grafik Karakteristik VCO...32 Gambar 2.22. Model Linier VCO...32 Gambar 2.23. Passive Lead-Lag Filter...33 Gambar 2.24. Active Lead-Lag Filter...33 Gambar 2.25. Active P-I Filter...34 Gambar 2.26. Permodelan Linier...34 Gambar 2.27. Tanggapan Frekuensi PLL...35 Gambar 3.1. Diagram Blok Komunikasi Digital...37 Gambar 3.2. Diagram Blok PRG...39 Gambar 3.3. Pin-pin AT tiny 13A...39 Gambar 3.4. Untai Pembangkit PRG...40 Gambar 3.5. Modulator BPSK...41 Gambar 3.6. Untai Level Shifter...42 Gambar 3.7. Perbandingan Group Delay Filter-Filter Tradisional...43 Gambar 3.8. Untai Tapis Lolos Bawah Sallen Key Orde 2...44 Gambar 3.9. Untai Tapis Bessel Orde 6...45 Gambar 3.10. Untai Osilator...46 Gambar 3.11. Diagram Saklar Analog...47 Gambar 3.12. Untai Selektor Keluaran BPSK...48 Gambar 3.13. Modul Modulator FM...49 Gambar 3.14. Untai Demodulator FM...50 Gambar 3.15. Diagram Blok Costas Loop...51 Gambar 3.16. Realisasi Pengali dengan MC1495...56
xi Gambar 3.17. Untai Penguat Opamp Tak Membalik...57 Gambar 3.18. Sinyal yang Terdistorsi Karena ISI...58 Gambar 3.19. Realisasi Arm Filter...59 Gambar 3.20. Tanggapan Frekuensi PLL...61 Gambar 3.21. Untai Active Lead-Lag Filter...63 Gambar 3.22. Tanggapan Frekuensi Loop Filter...64 Gambar 3.23. Untai VCO...66 Gambar 3.24. Pengaturan Tetapan VCO...66 Gambar 3.25. Grafik frekuensi keluaran vs tegangan masukan VCO...67 Gambar 3.26. Untai pengatur frekuensi tengah VCO...68 Gambar 3.27. Untai Penggeser Fasa 90 derajat...68 Gambar 3.28. Hasil Simulasi Untai Penggeser Fasa 90 derajat...68 Gambar 3.29. Untai Decision Device...69 Gambar 4.1. Sinyal Pseudo Random Generator(PRG)...71 Gambar 4.2. Gambar titik pengujian di Modulator BPSK...71 Gambar 4.3. Sinyal Level Shifter...72 Gambar 4.4. Sinyal keluaran Tapis Lolos Rendah...73 Gambar 4.5. Sinyal Keluaran Osilator...73 Gambar 4.6. Sinyal Keluaran BPSK dengan fc = 48KHz...74 Gambar 4.7. Keluaran Pemancar FM...75 Gambar 4.8. Keluaran Penerima FM...76 Gambar 4.9. Diagram Blok Costas Loop dan Titik-titik pengujiannya...77 Gambar 4.10. Sinyal Keluaran VCO dan DFF...78
xii Gambar 4.11. Penggeseran 90 Derajat pada Kedua Keluaran DFF...78 Gambar 4.12. Keluaran Pengali 1 dan 2...79 Gambar 4.13. Keluaran Arm Filter...81 Gambar 4.14. Keluaran Pengali Ke-3...83 Gambar 4.15. Keluaran Loop Filter...84 Gambar 4.16. Keluaran Decision Device...85 Gambar 4.17. Perbandingan Data Asli dengan Hasil Demodulasi...86 Gambar 4.18. Contoh Grafik Tegangan Keluaran PLL vs Frekuensi Masukan...87 Gambar 4.19. Skema Pengukuran Hold Range dan Lock Range...88 Gambar 4.20. Hasil Demodulasi yang Terbalik...91
DAFTAR TABEL Halaman Tabel 3.1. Koefisien Tapis Bessel...44 xiii
DAFTAR SIMBOL = Sinyal informasi yang ditransmisikan di pemancar, bisa dinyatakan dalam sinyal Unipolar atau Bipolar NRZ (Volt). = Sinyal informasi hasil demodulasi (Volt). = Sinyal BPSK (Volt). = Sinyal pembawa BPSK (Volt). = Sinyal masukan ke Costas Loop/PLL (Volt). = Sinyal keluaran VCO di Costas Loop (Volt). = Sinyal keluaran VCO di Costas Loop yang digeser 90 0 (Volt). = Sinyal keluaran dari pengali jalur Infasa (Volt). = Sinyal keluaran dari pengali jalur Quadrature (Volt). = Bati pengali di Jalur Infasa. = Bati pengali di Jalur Quadrature. = Sinyal keluaran jalur Infasa (Volt). = Sinyal keluaran jalur Quadrature (Volt). = Bati pengali di jalur tengah. = Sinyal keluaran detektor fasa PLL dan Costas Loop (Volt). = Sinyal keluaran Loop Filter (Volt). = Fasa sinyal masukan PLL/Costas Loop (rad). = Fasa sinyal keluaran PLL/Costas Loop (rad). xiv
xv = Beda fasa antara sinyal masukan dan keluaran PLL/Costas Loop (rad) = Tetapan detektor fasa (Volt/rad). = Tetapan VCO (rad/volt). = Frekuensi tengah operasional VCO (rad). = Fungsi pindah Loop Filter. = Bati frekuensi tinggi Loop Filter. = Bati frekuensi rendah Loop Filter. dan = Pole-pole dari Loop Filter. = Lebar pita PLL/Costas Loop (rad). = Damping ratio PLL/Costas Loop. = Pole tambahan pada PLL.