ANALISA PERFORMANSI ARQ PADA PENGENDALIAN KESALAHAN DALAM KOMUNIKASI DATA Diajukan untuk memenuhi salah satu persyaratan dalam menyelesaikan pendidikan sarjana ( S-1 ) pada Departemen Teknik Elektro Oleh : JEFRI ANDIKA NIM : 040402037 DEPARTEMEN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS SUMATERA UTARA MEDAN 2010
ABSTRAK Kemajuan teknologi komunikasi data terus berkembang dengan pesat, seiring dengan kebutuhan manusia akan akses informasi yang tidak hanya mudah dan cepat tetapi juga akurat. Oleh karena itu, kemampuan teknologi komunikasi data untuk menjamin keakuratan informasi yang diakses menjadi salah satu hal yang harus diperhatikan dalam membangun sistem komunikasi yang handal. Dalam OSI (Open System Interconnection), lapis yang menjamin keakuratan data pada tingkatan frame adalah lapis kedua, yaitu lapis data link. Pada lapis ini terdapat suatu metode yang berhubungan dengan pendeteksian dan perbaikan kesalahan yang terjadi pada pentransmisian frame. Metode tersebut adalah pengendalian kesalahan (error control). Pada Tugas Akhir ini akan dilihat analisa dari performansi ARQ pada pengendalian kesalahan dalam komunikasi data melalui setiap metode dari ARQ antara lain stop and wait ARQ, go back- N ARQ, dan selective reject ARQ. Dari hasil analisa terlihat bahwa pada jarak 1000m bahwa delay pada LAN adalah 2 x 10-5 detik dan delay pada WAN adalah 1,27 x 10-5 detik. Sehingga dari analisa dapat dibandingkan bahwa delay pada transmisi WAN lebih baik dibandingkan dengan LAN. Sedangkan dari segi efisiensi, pada jarak yang sama efisiensi WAN 0,000199 dan efisiensi LAN 0,00045. Sehingga efisiensi transmisi frame LAN lebih baik daripada WAN.
KATA PENGANTAR Puji syukur penulis panjatkan kepada Tuhan YME atas rahmat dan karunia yang dilimpahkan-nya sehingga penulis dapat menyelesaikan Tugas Akhir ini dengan judul Analisa Performansi ARQ Pada Pengendalian Kesalahan Dalam Komunikasi Data. Adapun Tugas Akhir ini dibuat untuk memenuhi syarat kesarjanaan di Departemen Teknik Elektro Fakultas Teknik. Dalam kesempatan ini perkenankanlah penulis menyampaikan terima kasih sebesar-besarnya kepada : 1. Kedua orang tua penulis yang tercinta, Drs. S Ginting dan N br Tarigan yang telah begitu banyak memberikan dukungan moril, doa serta limpahan kasih sayang yang tiada terkira kepada penulis. 2. Bapak Maksum Pinem, ST. MT, selaku Dosen Pembimbing Tugas Akhir, atas segala bimbingan, pengarahan dan motivasi dalam menyelesaikan Tugas Akhir ini. 3. Bapak Prof. Dr. Ir Usman Baafai selaku Ketua dan Bapak Rahmat Fauzi, ST, MT selaku Sekretaris Departemen Teknik Elektro Fakultas Teknik Universitas Sumatera Utara. 4. Bapak Ir. Edy Warman, selaku Dosen Wali, atas segala bimbingan dan arahan dalam menyelesaikan perkuliahan. 5. Seluruh Dosen dan Civitas Akademik Departemen Teknik Elektro Universitas Sumatera Utara 6. Rekan-rekan Elektro Leo, Pai, Fahmi, Nando, Ronal, Heri, Dedy, Bayu, Nuel, Luthfi, Muhfi, Faisal, Fauzan, Salman, Harri, Aci, Ai, Zuki, Made, Hans, Eko, Joni, Alex, Anhar, Aulia, Raul, Budiman, Dedi, Hanna, Idris, Kurniadi, Irsan,
Eka, Louis, Robert, Yensen, Jimmi dan seluruh anak Elektro 2004 yang belum tersebut namanya yang selalu membantu penulis baik dalam masalah perkuliahan maupun di luar perkuliahan. Semoga silaturrahmi tetap terjaga. Amin. Berbagai usaha telah penulis lakukan demi terselesaikannya Tugas Akhir ini dengan baik. Namun, penulis menyadari bahwa Tugas Akhir ini belum sempurna karena masih banyak terdapat kekurangan baik dari segi isi maupun susunannya. Saran dan kritik dari pembaca sangat diharapkan dengan tujuan menyempurnakan dan mengembangkan kajian dalam bidang ini dikemudian hari. Akhir kata penulis berserah diri kepada Tuhan YME, semoga penulisan Tugas Akhir ini bermanfaat bagi pembaca sekalian terutama penulis sendiri. Medan, Desember 2010 Penulis Jefri Andika NIM : 040402037
DAFTAR ISI ABSTRAK...I KATA PENGANTAR... II DAFTAR ISI... IV DAFTAR GAMBAR...VII DAFTAR TABEL... VIII BAB I PENDAHULUAN... 1 1.1 LATAR BELAKANG... 1 1.2 RUMUSAN MASALAH... 2 1.3 TUJUAN PENULISAN... 2 1.4 BATASAN MASALAH... 2 1.5 METODOLOGI PENULISAN... 2 1.6 SISTEMATIKA PENULISAN... 3 BAB II KONSEP KOMUNIKASI DATA LAPIS DATA LINK... 4 2.1 UMUM... 4 2.2 MODEL SISTEM KOMUNIKASI... 4 2.2.1 MODEL OSI... 6 2.2.2 LAPIS FISIK(PHYSICAL LAYER)... 7 2.2.3 LAPIS JALUR DATA(DATA LINK LAYER)... 7 2.2.4 LAPIS JARINGAN(NETWORK LAYER)... 8 2.2.5 LAPIS TRANSPOR(TRANSPOR LAYER)... 8
2.2.6 LAPIS SESI(SESSION LAYER)... 8 2.2.7 LAPIS PRESENTASI(PRESENTATION LAYER)... 9 2.2.8 LAPIS APLIKASI(APLICATION LAYER)... 9 2.3 KOMUNIKASI DATA LAPIS DATA LINK... 10 2.3.1 LAYANAN YANG DISEDIAKAN BAGI LAPIS JARINGAN... 10 2.3.2 FRAMING... 12 2.3.3 KENDALI KESALAHAN... 16 2.3.4 KENDALI ALIRAN... 17 BAB III PENGENDALIAN KESALAHAN ARQ... 22 3.1 UMUM... 22 3.2 PENGENDALIAN KESALAHAN... 22 3.3 AUTOMATIC REPEAT REQUEST (ARQ)... 23 3.3.1 IDLE ARQ... 23 3.3.2 CONTINOUES ARQ... 24 3.4 STOP AND WAIT ARQ... 24 3.5 GO BACK- N ARQ... 26 3.6 SELECTIVE REJECT ARQ... 29 3.7 PERHITUNGAN DELAY DAN EFISIENSI... 31 BAB IV ANALISA PERFORMANSI ARQ PADA PENGENDALIAN KESALAHAN DALAM KOMUNIKASI DATA... 39 4.1 UMUM... 39
4.2 PARAMETER KINERJA YANG DIUKUR... 39 4.3 PRINSIP KERJA SISTEM... 39 4.4 WAKTU TUNGGU... 40 4.5 PERHITUNGAN DELAY... 42 4.6 PARAMETER ASUMSI... 42 4.7 ANALISA PERFORMANSI ARQ... 43 4.7.1 ANALISA STOP AND WAIT ARQ... 43 4.7.2 ANALISA SELECTIVE REJECT ARQ... 48 4.7.3 ANALISA GO BACK-N ARQ... 50 BAB V KESIMPULAN DAN SARAN... 53 5.1 KESIMPULAN... 53 5.2 SARAN... 53 DAFTAR PUSTAKA... 54
DAFTAR GAMBAR Gambar 2.1 Blok diagram umum sistem komunikasi ------------------------------------- 4 Gambar 2.2Model Referensi OSI ------------------------------------------------------------ 6 Gambar 2.3(a)Komunikasi maya (b)komunikasi sebenarnya ----------------------------10 Gambar 2.4Aliran karakter (a)tanpa kesalahan(b)dengan sebuah kesalahan ----------13 Gambar 2.5 (a)data yang dikirim oleh lapis jarringan (b)data setelah disisipi oleh lapis data link (c)data yang dilewatkan ke lapis jaringandi mesin penerima ----------14 Gambar 2.6(a)Data asli (b)data yang terjadi pada kanal (c)data yang tersimpan pada memory setelah proses penghapusan -------------------------------------------------------15 Gambar 2.7 Prinsip kerja Stop and Wait Flow Control ----------------------------------18 Gambar 2.8Penggunaan jalur Stop and Wait (waktu transmisi =1; waktu perambatan =a) ----------------------------------------------------------------------------------------------19 Gambar 2.9 Gambaran jendela pergeseran ------------------------------------------------21 Gambar 3.1 Stop and Wait ARQ ------------------------------------------------------------25 Gambar 3.2Go Back- N ARQ ---------------------------------------------------------------29 Gambar 3.3 Selective Reject ARQ ----------------------------------------------------------31 Gambar 3.4 Kondisi jendela terhadap waktu rambat -------------------------------------36 Gambar 4.1 Penentuan waktu tunggu frame informasi -----------------------------------42
DAFTAR TABEL Tabel 2.1 Daftar Tugas Komunikasi --------------------------------------------------------- 5 Tabel 4.1 Tabel Analisa Performansi Stop and Wait ARQ pada LAN ---------------- 46 Tabel 4.2 Tabel Analisa Stop and Wait ARQ pada WAN -------------------------------49 Tabel 4.3 Tabel Analisa Selective Reject ARQ pada LAN-------------------------------50 Tabel 4.4 Tabel Analisa Selective Reject ARQ pada WAN------------------------------51 Tabel 4.5 Tabel Analisa Go Back- N ARQ pada LAN -----------------------------------52 Tabel 4.6 Tabel Analisa Go Back- N ARQ pada WAN ----------------------------------53