TUGAS AKHIR ANALISA KENDALI DAYA TERHADAP LAJU KESALAHAN BIT PADA SISTEM CDMA

Transkripsi

1 TUGAS AKHIR ANALISA KENDALI DAYA TERHADAP LAJU KESALAHAN BIT PADA SISTEM CDMA Diajukan untuk memenuhi salah satu persyaratan dalam menyelesaikan pendidikan sarjana ( S-1 ) pada Departemen Teknik Elektro Oleh : BATARA T SIANIPAR NIM : DEPARTEMEN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS SUMATERA UTARA MEDAN 2010

2 ANALISA KENDALI DAYA TERHADAP LAJU KESALAHAN BIT PADA SISTEM CDMA Oleh : BATARA T SIANIPAR Tugas Akhir ini diajukan untuk melengkapi salah satu syarat untuk memperoleh gelar Sarjana Teknik Disetujui oleh : Pembimbing Maksum Pinem, ST. MT Diketahui oleh : Pelaksana Harian Departemen Teknik Elektro FT USU Prof. Dr. Ir. Usman Baafai DEPARTEMEN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS SUMATERA UTARA MEDAN 2010

3 Akbstrak Saat ini, perkembangan teknologi komunikasi bergerak sangat pesat yang disebabkan oleh semakin tingginya mobilitas masyarakat, yang bertindak sebagai pengguna. Komunikasi bergerak tidak terlepas dari respon kanal radio yang dapat mengakibatkan derau dan fading. Fading yang terjadi akibat adanya pemantulan (reflection), difraksi (difraction) dan hamburan (scattering) sinyal yang dipancarkan MS sehingga mengakibatkan fenomena multipath dan dikenal dengan multipath fading. Hal ini menjadi sebuah permasalahan yang harus dicari solusi untuk mengurangi dan mengatasinya. Kendali daya merupakan sebuah usaha untuk mempertahankan daya yang diterima oleh BS dari MS agar tidak lebih kecil dari daya minimum yang diijinkan. Kendali daya close-loop diimplementasikan pada CDMA IS-95 bekerja pada reverse link. Kendali daya close-loop dengan menggunakan algortima fixed step logic akan menaikkan daya pancar MS 1 db jika bit PCC (Power Control Command) adalah 1 dan menurunkan daya pancar MS 1 db jika bit PCC adalah 0. Dalam Tugas Akhir ini, unjuk kerja kendali daya dianalisa terhadap kanal multipath fading model Rayleigh berderau AWGN dengan parameter kualitas laju kesalahan bit (BER). Dari hasil analisa simulasi simulink dengan frekuensi maksimum Doppler 10 Hz dan jumlah lintasan 3 maka BER yang dihasilkan sistem CDMA dengan kendali daya cenderung lebih baik daripada sistem CDMA tanpa menggunakan kendali daya. Dari hasil analisa simulasi simulink juga dengan frekuensi maksmimum Doppler 80 Hz dan delay spread yang berbeda-beda maka BER akan semakin besar seiring bertambahnya jumlah lintasan multipath dan BER pada sistem CDMA dengan kendali daya lebih kecil dibanding sistem CDMA tanpa menggunakan kendali daya.. i

4 KATA PENGANTAR Puji dan syukur kepada Tuhan Yesus atas penyertaannya sehingga penulis dapat menyelesaikan Tugas Akhir ini. Tugas Akhir ini berjudul: ANALISA KENDALI DAYA TERHADAP LAJU KESALAHAN BIT PADA SISTEM CDMA. Tugas Akhir ini merupakan salah satu syarat untuk memperoleh gelar kesarjanaan pada Departemen Teknik Elektro Fakultas Teknik. Penulis menyampaikan rasa hormat dan terima kasih yang sebesar-besarnya kepada kedua orangtua saya yang selalu memberikan dukungan dan doa yang begitu bermanfaat bagi penulis. Penulis juga menyampaikan rasa sayang dan terima kasih kepada keluarga saya (kakak, abang, adik dan keponakan) yang juga memberikan dukungan dan doa. Penulis juga menyampaikan rasa cinta kasih dan terima kasih kepada Inne Steffi yang dapat menjadi motivator dan inspirasi. Dalam kesempatan ini juga penulis menyampaikan rasa terimakasih yang sebesar-besarnya kepada : 1. Bapak Ir.Maksum Pinem, MT, selaku Dosen Pembimbing Tugas Akhir, yang dengan sabar memberikan masukan, bimbingan dan motivasi dalam pengerjaan Tugas Akhir ini. 2. Bapak M.Zulfin, ST, MT, selaku Dosen Wali selama masa perkuliahan. 3. Bapak Prof. Dr. Ir.Usman Baafai, selaku Ketua Departemen Teknik Elektro Fakultas Teknik. 4. Bapak Rahmad Fauzi, ST, MT, selaku Sekretaris Departemen Teknik Elektro Fakultas Teknik. 5. Seluruh staf pengajar di Departemen Teknik Elektro Fakultas Teknik Universitas Sumatera Utara, yang telah memberikan bekal ilmu kepada saya selama mengikuti perkuliahan. 6. Seluruh karyawan di Departemen Teknik Elektro Fakultas Teknik Elektro. 7. Terima kasih kepada teman-teman yang terkasih; Bang Iven, Ojak, Irwanto, Nesri, Irma yang memberi dukungan dan doa. 8. Terima kasih kepada adik-adik yang kukasihi; Nani, Ria, Tumpal dan Bulsem yang memberi dukungan dan doa. ii

5 9. Terima kasih kepada Uli, Rohani, Susi, Lusi, Jepri, Cahaya, Imelda, Trisna Cory, Ruben yang memberi dukungan dan doa. 10. Terima kasih kepada teman-teman seperjuangan Angkatan 2004; Josua, Ronald, Candra, Jakson, Hana, Roy, Dedi, Sutrisno, Immanuel, Adyanto, Juan Rio, Jimmy, Agus P.P, Alex Judas, Alex Master, Fauzan, Luthfi, Salman dan seluruh teman-teman yang belum disebutkan. 11. Teman-teman mahasiswa dan semua pihak yang tidak dapat saya sebutkan satu persatu. Penulis menyadari bahwa Tugas Akhir ini masih sangat jauh dari sempurna, baik dari segi materi maupun cara penyajiannya. Oleh karena itu, penulis siap menerima saran dan kritik dari pembaca yang sifatnya membangun demi kesempurnaan Tugas Akhir ini. Akhir kata, penulis berharap agar Tugas Akhir ini dapat bermanfaat bagi pembaca dan penulis. Medan, Agustus 2010 Penulis Batara T Sianipar iii

6 DAFTAR ISI ABSTRAK.. i KATA PENGANTAR... ii DAFTAR ISI... iv DAFTAR GAMBAR... vii DAFTAR TABEL... ix BAB I PENDAHULUAN I.1 Latar Belakang Masalah... 1 I.2 Rumusan Masalah... 1 I.3 Tujuan Penulisan... 2 I.4 Batasan Masalah 2 I.5 Metode Penulisan.. 2 I.6 Sistematika Penulisan... 2 BAB II DASAR TEORI 2.1 Umum Spektrum Tersebar Direct Sequence Frequency Hopping Sifat-Sifat CDMA Multi Diversitas Daya Pancar Rendah... 7 iv

7 2.3.3 Keamanan Deteksi Aktivasi Suara Kapasitas Peningkatan Kapasitas dan Sektorisasi Soft Capasity Kelebihan CDMA Air Interface CDMA Frekuensi Operasi Forward Link Kanal Pilot Kanal Sinkronisasi Kanal Paging Kanal Trafik Reverse Link Kanal Akses Kanal Trafik Handoff Hard Handoff Soft Handoff Fading Multipath Fading Rayleigh Fading Efek Doppler Delay Spread v

8 2.8 Rake Receiver Kendali Daya Metode Kendali Daya Kendali Daya Open Loop Kendali Daya Close Loop BAB III PERANCANGAN MODEL DAN SIMULASI 3.1 Umum Model Mobile Station Model Kanal Kanal AWGN Kanal Rayleigh Model Base Station Model Kendali Daya Pelaksanaan Simulasi BAB IV ANALISA HASIL SIMULASI 4.1 Umum Analisa Hasil Simulasi Analisa Hasil Simulasi Sistem CDMA Dengan Menggunakan Kendali Daya dan Tanpa Menggunakan Kendali Daya Analisa Hasil Simulasi Dengan Jumlah Jalur Multipath Yang Berbeda vi

9 BAB V KESIMPULAN DAN SARAN 5.1 Kesimpulan Saran 52 DAFTAR PUSTAKA.. 53 LAMPIRAN vii

10 DAFTAR GAMBAR Gambar 2.1 Sinyal spread spectrum direct sequence... 5 Gambar 2.2 Perubahan frekuensi pengguna... 6 Gambar 2.3 Blok diagram pemancar BS CDMA Gambar 2.4 Blok diagram kanal Sinkronisasi Gambar 2.5 Struktur kanal sinkronisasi Gambar 2.6 Blok diagram kanal pagging Gambar 2.7 Format message kanal pagging Gambar 2.8 Blok diagram kanal trafik forward link Gambar 2.9 Blok diagram kanal akses. 20 Gambar 2.10 Blok diagram kanal trafik reverse link Gambar 2.11 Proses burst ramdomisation Gambar 2.12 Level sinyal pada proses terjadinya soft handoff Gambar 2.13 Multipath yang mengakibatkan waktu delay di MS Gambar 2.14 Sinyal yang diterima pada penerima akibat multipath. 26 Gambar 2.15 Ilustrasi Efek Doppler Gambar 2.16 Delay spread mengakibatkan ISI Gambar 2.17 Blok diagram rake Receiver Gambar 2.18 Daya yang diterima BS terhadap daya target Gambar 3.1 Blok diagram model kendali daya reverse link CDMA Gambar 3.2 Model MS dengan menggunakan simulink Gambar 3.3 Interleaving kanal trafik reverse link dengan laju 9,6 kbps Gambar 3.4 Model BS dengan menggunakan simulink viii

11 Gambar 3.5 Close-loop Power Controller Gambar 3.6 Flowchart kendali daya pada sistem CDMA.. 45 Gambar 3.7 Model kendali daya rerverse link CDMA IS Gambar 4.1 Grafik BER terhadap SNR Gambar 4.2 Grafik BER terhadap jumlah jalur multipath (r) ix

12 DAFTAR TABEL Tabel 2.1 Alokasi frekuensi pada CDMA-IS Tabel 2.2 Alokasi frekuensi pada CDMA-PCS Tabel 2.3 Parameter modulasi kanal akses Tabel 2.4 Besar nilai Delay Spread pada kondisi lingkungan yang berbeda. 30 Tabel 3.1 Parameter-Parameter Kendali Daya CDMA Tabel 4.1 Hasil simulasi dengan kedali daya dan tanpa kendali daya Tabel 4.2 Hasil simulasi dengan jumlah lintasan yang berbeda x