PERANCANGAN DAN IMPLEMENTASI CHIP FAST MULTIPLIER TRACHTENBERG METODE DUA JARI DENGAN BAHASA PEMROGRAMAN PERANGKAT KERAS AHDL PADA EPF10K30ETC144-1
|
|
- Teguh Hardja
- 6 tahun lalu
- Tontonan:
Transkripsi
1 PERANCANGAN DAN IMPLEMENTASI CHIP FAST MULTIPLIER TRACHTENBERG METODE DUA JARI DENGAN BAHASA PEMROGRAMAN PERANGKAT KERAS AHDL PADA EPF10K30ETC144-1 Thomas Dosen Jurusan Teknik Elektro-FTI, Universitas Tarumanagara Abstract This paper focuses on the process of designing and implementation of fast multiplier chip using Trachtenberg method that is usually used for fast arithmetic computation in learning calculation. By combining fast Trachtenberg method and fast hardware implementation in silicon chip, the faster multiplier will be produced. The performance of multiplier is essential part in determining the performance of digital signal processing system. In the era of digital system nowadays, it needs the faster signal processing system due to the massive data to be processed especially in the real time system. The process of chip design initiates with designing all modules needed to build the fast multiplier chip. After all the modules work properly by simulated verification, all the modules will be combined together to create the fast multiplier chip. There are two Trachtenberg methods, they are direct method and two finger method. In this paper, Trachtenberg Two Finger method is used for designing of fast multiplier on the EPF10K30ETC144-1 target device in AHDL (Altera Hardware Description Language) code. Based on the results of the verification process, Trachtenberg two finger method fast multiplier can work properly in MHz maximum speed using 76 % of the target device. Keywords: Design, implementation, fast, multiplier, Trachtenberg, chip, Two Finger method. 1. Pendahuluan Metode cepat matematika dasar Trachtenberg ini sering juga disebut stenografi matematika. Metode ini hanya memerlukan kemampuan menghitung dari satu sampai sebelas, meniadakan pembagian panjang seperti yang dikenal, dan menghilangkan daftar perkalian. Berdasarkan sejumlah kunci yang sederhana, metode ini mudah dikuasai dan membawa serta keuntungan berupa kecepatan lebih besar, kemudahan dalam menangani bilangan, dan ketepatan yang makin meningkat. Perhitungan matematika dapat diselesaikan dalam waktu kurang dari 30 persen dari biasanya, dan metode dengan sistem pengecekan cepat ini menjamin 99 persen dalam ketepatannya. Dalam kegunaannya, sistem kilat matematika dasar ini dapat membuat tiap orang dewasa biasa menjadi
2 kalkulator yang sangat terampil, cepat, dan tepat (Soeparmo, 1990: 7). Jakow Trachtenberg, pendiri Institut Matematika di Zurich, Swis, dan pencipta sistem baru aritmatika, mempunyai keyakinan bahwa setiap orang dilahirkan di dunia ini dengan potensi berhitung yang tak ada taranya (Soeparmo, 1990: 7). Sistem Trachtenberg ini berdasarkan prosedur yang sama sekali berbeda dari metode konvensional yang biasa dipelajari. Tidak perlu daftar perkalian atau pembagian. Untuk mempelajari sistem ini hanya perlu dapat menghitung. Metodenya berdasarkan pada sederetan kunci yang memang harus dihafal. Tetapi, bila kunci-kunci itu sudah dikuasai, maka matematika menjadi mudah dan menyenangkan karena dapat membaca bilangan. Meskipun terdapat juga kesalahan dalam perhitungan, tetapi pada umumnya sistem ini menjamin betulnya perhitungan tidak kurang dari 99 % (Soeparmo, 1990: 8). Karena cepatnya perhitungan matematika dengan metode Trachtenberg ini, maka tentunya kalau direalisasikan secara perangkat keras akan menghasilkan suatu prosesor matematika yang sangat cepat. Untuk membuat sistem pengolahan sinyal digital yang real time sangat diperlukan prosesor sinyal digital yang super cepat. Kecepatan suatu prosesor sinyal digital sangat bergantung pada kecepatan prosesor itu melakukan multiply. Makin cepat prosesor sinyal digital melakukan multiply, maka makin cepat proses pengolahan sinyal digital tersebut. Adanya prosesor sinyal digital yang cepat tentu sangat membantu dalam mewujudkan suatu sistem pengolahan sinyal digital yang real time. Multiplier merupakan bagian yang sangat berperan dalam menentukan kecepatan proses pada prosesor pengolahan sinyal digital. Dalam era sistem digital sekarang ini diperlukan sistem yang serba real time tentunya memerlukan prosesor sinyal digital yang makin cepat mengingat data yang diolah makin banyak dan makin cepat perubahannya. Suatu sistem pengolahan sinyal digital yang real time sangat banyak menggunakan operasi matematis perkalian. Masalahnya adalah bagaimana membuat operasi matematis perkalian ini dapat berjalan makin cepat. Dalam penelitian ini dilakukan perancangan perangkat keras fast multiplier 4 digit kali 4 digit dengan keluaran 8 digit menggunakan cara Trachtenberg metode dua jari dengan bahasa pemrograman perangkat keras AHDL. Fast multiplier ini dirancang untuk 14
3 Thomas, Perancangan Dan Implementasi Chip Fast Multiplier Trachtenberg Meroda Dua Jari mendapatkan kecepatan yang tinggi dengan memanfaatkan kecepatan metode Trachtenberg dan kecepatan komponen-komponen semikonduktor. Fast multiplier metode Trachtenberg ini akan direalisasikan dalam kode bahasa Altera Hardware Description Language (AHDL). Untuk pengujiannya dilakukan dengan simulasi dengan menggunakan suatu divais target tertentu yang sudah memperhitungkan waktu tunda divais. Masalahnya adalah bagaimana merancang Fast multiplier dengan memanfaatkan kecepatan metode Trachtenberg dan kecepatan komponenkomponen semikondukto. 2. Perancangan dan Implementasi Fast Multiplier Trachtenberg metode dua jari Fast Multiplier Trachtenberg metode dua jari ini dibuat dengan nama berkas duajari7.tdf. Berkas ini menggunakan modul-modul yang telah dibuat sebelumnya yaitu: multiply47.tdf, reg7bit.tdf, b2d7bit.tdf dan reg4bit.tdf. Multiply47.tdf dipakai untuk melakukan perkalian 1 digit, reg7bit dipakai untuk menyimpan data-data sementara, b2d7bit dipakai untuk memisahkan puluhan dan satuan, sedangkan reg4bit dipakai untuk menyimpan bilangan masukan pada waktu proses loading data. Fast Multiplier Trachtenberg metode dua jari ini merupakan rangkaian sekuensial sinkron terhadap clk dengan 8 buah state. Nama-nama state yang digunakan adalah s1, s2, s3, s4, s5, s6, s7 dan s8. Pada state s1, chip melakukan loading data yaitu mengambil masingmasing bilangan a4, a3, a2, a1, b4, b3, b2, b1 yang kemudian masingmasing disimpan di register 4 bit ra4, ra3, ra2, ra2, rb4, rb3, rb2, rb1 bila ada sinyal masukan SC (Start of Computation) berlogika 1. Setelah selesai melakukan loading data, chip ini pindah ke state s2. Pada state s2, chip ini mulai melakukan komputasi untuk menghasilkan keluaran q1 yaitu: 1. melakukan perkalian ra1 dengan rb1, hasil perkalian satuan merupakan q1 yang disimpan sementara di register rq1, sedangkan hasil perkalian puluhan disimpan sementara di register r1 untuk dipakai untuk komputasi 2. melakukan perkalian ra1 dengan rb2, hasil perkalian satuan disimpan sementara di r2, sedangkan hasil perkalian puluhan disimpan sementara di register r3 untuk dipakai pada komputasi berikutnya. 15
4 3. melakukan perkalian ra2 dengan rb1, hasil perkalian satuan disimpan sementara di r4, sedangkan hasil perkalian puluhan disimpan sementara di register r5 untuk dipakai pada komputasi berikutnya. 4. pindah ke state s3. Pada state s3, chip ini melakukan komputasi lanjutan untuk menghasilkan keluaran q2 yaitu: 1. melakukan penjumlahan hasil simpanan pada register r2, r4 dan r1 yang hasil satuannya merupakan q2 yang disimpan sementara di register rq2, sedangkan hasil puluhannya disimpan sementara di register pq untuk dipakai pada komputasi di state berikutnya. 2. melakukan perkalian ra1 dengan rb3, perkalian ra2 dengan rb2 dan perkalian ra3 dengan rb1. 3. bagian satuan dan puluhan hasil perkalian ra1 dengan rb3 masingmasing disimpan pada register r2 dan r4 untuk dipakai untuk komputasi 4. bagian satuan dan puluhan hasil perkalian ra2 dengan rb2 masingmasing disimpan pada register r1 dan r6 untuk dipakai untuk komputasi 5. bagian satuan dan puluhan hasil perkalian ra3 dengan rb1 masingmasing disimpan pada register r7 dan r8 untuk dipakai untuk komputasi 6. pindah ke state s4. Pada state s4, chip ini melakukan komputasi lanjutan untuk menghasilkan keluaran q3 yaitu: 1. melakukan penjumlahan hasil simpanan pada register r2, r1, r7, pq, r3 dan r5 yang hasil satuannya merupakan q3 yang disimpan sementara di register rq3, sedangkan hasil puluhannya disimpan sementara di register pq untuk dipakai pada komputasi di state berikutnya. 2. melakukan perkalian ra1 dengan rb4, perkalian ra2 dengan rb3, perkalian ra3 dengan rb2 dan perkalian ra4 dengan rb1. 3. bagian satuan dan puluhan hasil perkalian ra1 dengan rb4 masingmasing disimpan pada register r2 dan r1 untuk dipakai untuk komputasi 4. bagian satuan dan puluhan hasil perkalian ra2 dengan rb3 masingmasing disimpan pada register r7 dan r3 untuk dipakai untuk komputasi 5. bagian satuan dan puluhan hasil perkalian ra3 dengan rb2 masingmasing disimpan pada register r5 dan r9 untuk dipakai untuk komputasi 16
5 Thomas, Perancangan Dan Implementasi Chip Fast Multiplier Trachtenberg Meroda Dua Jari 6. bagian satuan dan puluhan hasil perkalian ra4 dengan rb1 masingmasing disimpan pada register r10 dan r11 untuk dipakai untuk komputasi 7. pindah ke state s5. Pada state s5, chip ini melakukan komputasi lanjutan untuk menghasilkan keluaran q4 yaitu: 1. melakukan penjumlahan hasil simpanan pada register r2, r7, r5, r10, r4, r6, r8 dan pq yang hasil satuannya merupakan q4 yang disimpan sementara di register rq4, sedangkan hasil puluhannya disimpan sementara di register pq untuk dipakai pada komputasi di state berikutnya. 2. melakukan perkalian ra2 dengan rb4, perkalian ra3 dengan rb3 dan perkalian ra4 dengan rb2. 3. bagian satuan dan puluhan hasil perkalian ra2 dengan rb4 masingmasing disimpan pada register r2 dan r7 untuk dipakai untuk komputasi 4. bagian satuan dan puluhan hasil perkalian ra3 dengan rb3 masingmasing disimpan pada register r5 dan r10 untuk dipakai untuk komputasi 5. bagian satuan dan puluhan hasil perkalian ra4 dengan rb2 masingmasing disimpan pada register r4 dan r6 untuk dipakai untuk komputasi 6. pindah ke state s6. Pada state s6, chip ini melakukan komputasi lanjutan untuk menghasilkan keluaran q5 yaitu: 1. melakukan penjumlahan hasil simpanan pada register r2, r5, r4, r1, r3, r9, r11 dan pq yang hasil satuannya merupakan q5 yang disimpan sementara di register rq5, sedangkan hasil puluhannya disimpan sementara di register pq untuk dipakai pada komputasi di state berikutnya. 2. melakukan perkalian ra3 dengan rb4 dan perkalian ra4 dengan rb3. 3. bagian satuan dan puluhan hasil perkalian ra3 dengan rb4 masingmasing disimpan pada register r2 dan r5 untuk dipakai untuk komputasi 4. bagian satuan dan puluhan hasil perkalian ra4 dengan rb3 masingmasing disimpan pada register r4 dan r1 untuk dipakai untuk komputasi 5. pindah ke state s7. 17
6 Pada state s7, chip ini melakukan komputasi lanjutan untuk menghasilkan keluaran q6 yaitu: 1. melakukan penjumlahan hasil simpanan pada register r2, r4, r7, r10, r6 dan pq yang hasil satuannya merupakan q6 yang disimpan sementara di register rq6, sedangkan hasil puluhannya disimpan sementara di register pq untuk dipakai pada komputasi di state berikutnya. 2. melakukan perkalian ra4 dengan rb4. 3. bagian satuan dan puluhan hasil perkalian ra4 dengan rb4 masingmasing disimpan pada register r2 dan r4 untuk dipakai untuk komputasi 4. pindah ke state s8. Pada state s8, chip ini melakukan komputasi lanjutan untuk menghasilkan keluaran q7 dan q8 yaitu: 1. melakukan penjumlahan hasil simpanan pada register r2, r5, r1 dan pq yang hasil satuannya merupakan q7 yang disimpan sementara di register rq7, sedangkan hasil puluhannya dijumlahkan dengan isi register r4 yang menghasilkan q8 yang disimpan sementara di register rq8. 2. pindah ke state s1. Setelah komputasi selesai, maka data pada register rq1 sampai rq8 dikeluarkan ke keluaran q1 sampai q8. 3. Pengujian Fast Multiplier Trachtenberg metode dua jari Hasil pengujian Fast Multiplier Trachtenberg metode dua jari dapat dilihat pada Gambar 1 sampai Gambar 5. Pada Gambar 1 sampai Gambar 3 chip ini diuji dengan beberapa data pengujian untuk menguji apakah chip ini secara fungsional berfungsi dengan baik. Dari hasil pengujian ini terlihat bahwa chip ini sudah berfungsi dengan baik yaitu dapat melakukan perkalian dengan benar. Pada Gambar 4 merupakan sebagian berkas report yang menyatakan bahwa jumlah divais yang terpakai oleh chip ini adalah 76 % divais target. Sedangkan pada Gambar 5 dilakukan pengujian kinerja chip ini yang menghasilkan kecepatan maksimum chip ini adalah 27,47 MHz. 18
7 Thomas, Perancangan Dan Implementasi Chip Fast Multiplier Trachtenberg Meroda Dua Jari Gambar 1. Hasil pengujian Fast Multiplier Trachtenberg metode dua jari dengan data 1234 dan 2314 yang menghasilkan Gambar 2. Hasil pengujian Fast Multiplier Trachtenberg metode dua jari dengan data 5678 dan 8765 yang menghasilkan Gambar 3. Hasil pengujian Fast Multiplier Trachtenberg metode dua jari dengan data 9999 dan 9999 yang menghasilkan ** DEVICE SUMMARY ** Chip/ Input Output Bidir Memory Memory LCs POF Device Pins Pins Pins Bits % Utilized LCs % Utilized duajari3 EPF10K30ETC % % User Pins: Gambar 4 Device Summary Fast Multiplier Trachtenberg metode dua jari 19
8 Gambar 5 Hasil Registered Performance Fast Multiplier Trachtenberg metode dua jari 4. Kesimpulan Dari penelitian ini dapat diambil beberapa kesimpulan sebagai berikut: 1. Fast Multiplier Trachtenberg metode dua jari telah dirancang dengan bahasa perangkat keras AHDL dan diimplementasikan pada divais target EPF10K30ETC144-1 bekerja dengan baik sesuai fungsinya. 2. Kecepatan maksimum EPF10K30ETC144-1 ini pada divais target EPF10K30ETC144-1 adalah 27,47 MHz dengan jumlah divais yang diperlukan 76 %. 3. Jumlah Logic Cell pada divais target EPF10K30ETC144-1 yang terpakai oleh Fast Multiplier Trachtenberg metode dua jari ini adalah 1328 buah. Daftar Pustaka 1. Soeparmo, 1990, Sistem kilat matematika dasar metode Trachtenberg, Jakarta, PT Rosta Jayaputra 20
IMPLEMENTASI FAST MULTIPLIER TRACHTENBERG METODE DUA JARI DENGAN BAHASA PEMROGRAMAN PERANGKAT KERAS VHDL. Arnold Aribowo, ST.
IMPLEMENTASI FAST MULTIPLIER TRACHTENBERG METODE DUA JARI DENGAN BAHASA PEMROGRAMAN PERANGKAT KERAS VHDL Arnold Aribowo, ST., MT dan Thomas" Abstract The processor is a very important part of the computer
Lebih terperinciPerancangan Arsitektur Fast Multiplier Trachtenberg Metode Langsung
Perancangan Arsitektur Fast Multiplier Trachtenberg Metode Langsung Arnold Aribowo"', Thomas "' Abstract The processor is a very important part of the computer hardware components, which affects the whole
Lebih terperinciBAB I PENDAHULUAN 1.1 LATAR BELAKANG
BAB I PENDAHULUAN 1.1 LATAR BELAKANG Perkembangan teknologi dijital telah menunjukkan pengaruh yang luar biasa bagi kehidupan manusia. Dimulai sejak kurang lebih era tahun 60-an dimana suatu rangkaian
Lebih terperinciThomas, MT. * Abstract
PROPAGATION DELAY TIME DAN JUMLAH LOGIC CELL EPF10K30BC356-3 VERSUS UKURAN AHDL RIPPLE-CARRY ADDER PADA WYSIWYG PROJECT SYNTHESIS STYLE MENGGUNAKAN PERANGKAT LUNAK ALTERA MAX+PLUS II Thomas, MT. * Abstract
Lebih terperinciARSITEKTUR FPGA. Veronica Ernita K.
ARSITEKTUR FPGA Veronica Ernita K. Arsitektur Dasar FPGA Antifuse. Fine, Medium, dan Coarse-grained. MUX dan LUT Logic Block. CLB, LAB dan Slices. Fast Carry Chains. Embedded in FPGA. Processor Cores.
Lebih terperinciPERANCANGAN PENGENDALI PID DIGITAL DAN IMPLEMENTASINYA MENGGUNAKAN FPGA
PERANCANGAN PENGENDALI PID DIGITAL DAN IMPLEMENTASINYA MENGGUNAKAN FPGA TESIS Karya tulis sebagai salah satu syarat untuk memperoleh gelar Magister dari Institut Teknologi Bandung Oleh DEDI TRIYANTO NIM
Lebih terperinciSTRUKTUR FUNGSI CPU. Menjelaskan tentang komponen utama CPU. Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register
Organisasi Komputer STRUKTUR FUNGSI CPU 1 Tujuan Menjelaskan tentang komponen utama CPU dan Fungsi CPU Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register Menjelaskan
Lebih terperinciAbstrak. Kata Kunci: USB, RS485, Inverter, ATMega8
Perancangan dan Pembuatan Konverter USB ke RS485 Untuk Mengatur Inverter Nama : Arif Dharma NRP : 9622031 Jurusan Teknik Elektro, Fakultas Teknik, Universitas Kristen Maranatha Jl. Prof. Drg. Suria Sumantri
Lebih terperinciOrganisasi Komputer. Candra Ahmadi, MT
Organisasi Komputer Candra Ahmadi, MT Tujuan Menjelaskan tentang komponen utama CPU dan Fungsi CPU Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register Menjelaskan
Lebih terperinciuntuk ASIC tinggi, algoritma harus diverifikasi dan dioptimalkan sebelum implementasi. Namun dengan berkembangnya teknologi VLSI, implementasi perangk
IMPLEMENTASI SERIAL MULTIPLIERS 8 BIT KE DALAM IC FPGA SEBAGAI PENDUKUNG PERCEPATAN OPERASI PERKALIAN DALAM KOMPRESI CITRA Drs. Lingga Hermanto, MMSi 1 Iman Ilmawan Muharam 2 1. Dosen Universitas Gunadarma
Lebih terperinciPerangkat Keras Komputer dan Perangkat Input Output
Perangkat Keras Komputer dan Perangkat Input Output Komputer Komputer adalah sebuah mesin hitung elektronik yang secara cepat menerima informasi masukan digital dan mengolah informasi tersebut menurut
Lebih terperinciPENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER CENTRAL PROCESSING UNIT
PENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER CENTRAL PROCESSING UNIT ARSITEKTUR VON NEUMANN DATA BUS DATA BUS INPUT OUTPUT (I/O) UNIT CENTRAL PROCESSING UNIT ADRESS BUS MAIN MEMORY UNIT CONTROL BUS CONTROL
Lebih terperinciBAB I PENDAHULUAN 1.1. Latar Belakang
BAB I PENDAHULUAN 1.1. Latar Belakang Digital Signal Processor (DSP) merupakan satu jenis prosesor dari sekian banyak prosesor yang mengimplementasikan Harvard Architecture, yang berkembang dan dikembangkan
Lebih terperinciSTRUKTUR CPU. Arsitektur Komputer
STRUKTUR CPU Arsitektur Komputer Tujuan Mengerti struktur dan fungsi CPU yaitu dapat melakukan Fetch instruksi, interpreter instruksi, Fetch data, eksekusi, dan menyimpan kembali. serta struktur dari register,
Lebih terperinciPerancangan Persistence of Vision Display Dengan Masukan Secara Real Time
Perancangan Persistence of Vision Display Dengan Masukan Secara Real Time Disusun Oleh: Nama : Felicia Clara NRP : 0922015 Jurusan Teknik Elektro, Fakultas Teknik, Universitas Kristen Maranatha, Jl. Prof.Drg.Suria
Lebih terperinciImplementasi Prototipe Sistem Kontrol Elevator Berbasis FPGA Menggunakan VHDL
Implementasi Prototipe Sistem Kontrol Elevator Berbasis FPGA Menggunakan VHDL Agfianto Eko Putra 1, Heru Arif Yuliadi 2 1,2 Elektronika dan Instrumentasi (ELINS), FMIPA Universitas Gadjah Mada, Bulaksumur,
Lebih terperinciPertemuan Ke-1 PENDAHULUAN
Pertemuan Ke-1 PENDAHULUAN Komputer adalah merupakan suatu peralatan pemrosesan data yang cukup kompleks, bukan saja sekedar peralatan yang terdiri dari hardware dan software saja tetapi merupakan suatu
Lebih terperinciPAKET SOFTWARE UNTUK SIMULASI GERBANG LOGIKA DASAR. Bunyamin Dosen Fakultas Teknik Universitas Haluoleo
PAKET SOFTWARE UNTUK SIMULASI GERBANG LOGIKA DASAR Bunyamin Dosen Fakultas Teknik Universitas Haluoleo Abstract Object of the research is to create a software that can simulate work principle of the basic
Lebih terperinciBAB I PENDULUAN 1.1 Pengertian Digital
BAB I PENDULUAN 1.1 Pengertian Digital Apa itu digital? Mungkin itu pertanyaan yang akan muncul ketika kita berbicara mengenai Sistem Digital. Untuk menjawab pertanyaan tersebut ada baiknya kita tinjau
Lebih terperinciDASAR KOMPUTER DAN PEMROGRAMAN
BUKU AJAR DASAR KOMPUTER DAN PEMROGRAMAN oleh : RINTA KRIDALUKMANA, S.Kom, M.T. Program Studi Sistem Komputer Fakultas Teknik Universitas Diponegoro 2009 Kata Pengantar Puji syukur penulis panjatkan kepada
Lebih terperinciHanif Fakhrurroja, MT
Pertemuan 6 Organisasi Komputer CPU dan Sistem Bus Hanif Fakhrurroja, MT PIKSI GANESHA, 2013 Hanif Fakhrurroja @hanifoza hanifoza@gmail.com Agenda Pertemuan 6 1 CPU 2 Sistem Bus Pendahuluan Video CPU CPU
Lebih terperinciStruktur Fungsi CPU. Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 03 --
Struktur Fungsi CPU Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 03 -- This presentation is revised by @hazlindaaziz, STMIK, 2014 Main Material: Acknowledgement
Lebih terperinciArsitektur Dan Organisasi Komputer. Pengantar Arsitektur Organisasi Komputer
Arsitektur Dan Organisasi Komputer Pengantar Arsitektur Organisasi Komputer 1.1 Komputer Komputer adalah sebuah mesin hitung elektronik yang secara cepat menerima informasi masukan digital dan mengolah
Lebih terperinciBAB III PERANCANGAN UIMEGA 8535
BAB III PERANCANGAN UIMEGA 8535 3.1 ARSITEKTUR UIMEGA 8535 Arsitektur UIMega 8535 secara umum diperlihatkan pada Gambar 3.1. UIMega 8535 terdiri dari lima modul utama, yaitu modul ROM, modul instruction
Lebih terperinciCPU PERKEMBANGAN ARSITEKTUR CPU. ( Central Processing Unit )
CPU ( Central Processing Unit ) PERKEMBANGAN ARSITEKTUR CPU CPU terdiri dari beberapa bagian yang berbeda yang saling berintegrasi dalam membentuk fungsinya secara bersamaan. Pada bagian ini akan dibahas
Lebih terperinciBAB IV IMPLEMENTASI DAN VERIFIKASI PADA FPGA
BAB IV IMPLEMENTASI DAN VERIFIKASI PADA FPGA Pada bab ini akan dibahas tentang implementasi perangkat pengendali digital pada FPGA. Hasil desain menggunakan kode Verilog HDL dikompilasi menggunakan tool
Lebih terperinciKONSEP PENDAHULUAN. Sistem Digital
KONSEP PENDAHULUAN Sistem Digital SILABUS Pendahuluan sistem digital: Konsep dasar sistem digital Sistem bilangan Konversi sistem bilangan Aljabar Boolean Peta Karnaugh Rangkaian Sequential Design dan
Lebih terperinciStruktur Sistem Komputer
Struktur Sistem Komputer ARSITEKTUR UMUM SISTEM KOMPUTER Sistem Komputer Sistem komputer terdiri atas CPU dan sejumlah perangkat pengendali yang terhubung melalui sebuah bus yang menyediakan akses ke memori
Lebih terperinciDAFTAR ISI LEMBAR PENGESAHAN SURAT PERNYATAAN ABSTRAK ABSTRACT KATA PENGANTAR DAFTAR TABEL DAFTAR GAMBAR
ABSTRAK Perkembangan teknologi pada saat ini menuntut dalam segala hal, terciptanya suatu sistem yang cepat dan dilakukan secara otomatis. Salah satu aplikasi yang membutuhkan perkembangan teknologi yang
Lebih terperinciREMOTE CONTROL INFRARED DENGAN KODE KEAMANAN YANG BEROTASI. Disusun Oleh : Nama : Yoshua Wibawa Chahyadi Nrp : ABSTRAK
REMOTE CONTROL INFRARED DENGAN KODE KEAMANAN YANG BEROTASI Disusun Oleh : Nama : Yoshua Wibawa Chahyadi Nrp : 0222051 Jurusan Teknik Elektro, Fakultas Teknik,, Jl. Prof.Drg.Suria Sumantri, MPH no.65, Bandung,
Lebih terperinciField Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran
DISAIN DAN IMPLEMENTASI FULL ADDER DAN FULL SUBSTRACTOR SERIAL DATA KEDALAM IC FPGA SEBAGAI PERCEPATAN PERKALIAN MATRIKS DALAM OPERASI CITRA Drs. Lingga Hermanto, MM,. MMSI., 1 Shandi Aji Pusghiyanto 2
Lebih terperinciRealisasi Perangkat Pemungutan Suara Nirkabel Berbasis Mikrokontroler
Realisasi Perangkat Pemungutan Suara Nirkabel Berbasis Mikrokontroler Disusun Oleh: Nama : Gugi Setiawan NRP : 0922014 Jurusan Teknik Elektro, Fakultas Teknik,, Jl. Prof.Drg.Suria Sumantri, MPH no. 65,
Lebih terperinciPENGENDALI PINTU MENGGUNAKAN ALAT PENGENDALI TV JARAK JAUH
PENGENDALI PINTU MENGGUNAKAN ALAT PENGENDALI TV JARAK JAUH Marvin Chandra Wijaya dan Semuil Tjiharjadi Universitas Kristen Maranatha, Bandung Jurusan Sistem Komputer Department of Computer Engineering,
Lebih terperinciPengantar Organisasi Komputer
BAB 1 Pengantar Organisasi Komputer Buku ini membahas tentang struktur dan fungsi komputer. Setelah mempelajari buku ini diharapkan dapat memahami sifat dan karakteristik sistem-sistem komputer yang berkembang
Lebih terperinciBagian 2 STRUKTUR CPU
Bagian 2 STRUKTUR CPU 1. KOMPUTER SEBAGAI MESIN 6 LEVEL Bahasa tingkat tinggi Bahasa Rakitan Mesin Sistem Operasi Arsitektur Perangkat Instruksi Arsitektur Mikro Logika Digital Berikut akan dibahas contoh
Lebih terperinciPERANCANGAN MULTIPLIER SEKUENSIAL 8-BIT DENGAN TEKNOLOGI 180NM MENGGUNAKAN PERANGKAT LUNAK ELECTRIC
PERANCANGAN MULTIPLIER SEKUENSIAL 8-BIT DENGAN TEKNOLOGI 180NM MENGGUNAKAN PERANGKAT LUNAK ELECTRIC Brama Yoga Satria *), Munawar Agus Riyadi, and Muhammad Arfan Departemen Teknik Elektro, Universitas
Lebih terperinciPERANCANGAN POV (PERSISTENCE OF VISION) DENGAN POSISI SUSUNAN LED VERTIKAL
PERANCANGAN POV (PERSISTENCE OF VISION) DENGAN POSISI SUSUNAN LED VERTIKAL Nama : Hosea Suranta Ginting NRP : 0622105 Jurusan Teknik Elektro, Fakultas Teknik, Jl. Prof. Drg. Suria Sumantri,MPH. no. 65,
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL: STOPWATCH DIGITAL
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL: STOPWATCH DIGITAL Muhammad Wildan Gifari (13211061) Ferry Hermawan (13211062) Asisten: Nirmala Twinta Tanggal Percobaan: 5/12/2012 EL2195-Sistem Digital Laboratorium
Lebih terperinciPENDAHULUAN. Pengenalan Arsitektur Dan Organisasi Komputer MODUL PERKULIAHAN. Fakultas Program Studi Tatap Muka Kode MK Disusun Oleh
MODUL PERKULIAHAN PENDAHULUAN Pengenalan Arsitektur Dan Organisasi Komputer Fakultas Program Studi Tatap Muka Kode MK Disusun Oleh Ilmu Komputer Teknik Informatika 01 15004 Tri Daryanto Abstract Membahas
Lebih terperinciPerkembangan Mikroprosesor
Perkembangan Mikroprosesor Setiap komputer yang kita gunakan didalamnya pasti terdapat mikroprosesor. Mikroprosesor, dikenal juga dengan sebutan Central Processing Unit (CPU) artinya unit pengolahan pusat.
Lebih terperinciTWITTER SEBAGAI PENSAKLAR PERANGKAT ELEKTRONIK MENGGUNAKAN DELPHI XE4 TUGAS AKHIR
TWITTER SEBAGAI PENSAKLAR PERANGKAT ELEKTRONIK MENGGUNAKAN DELPHI XE4 TUGAS AKHIR Diajukan untuk Memenuhi Persyaratan Mencapai Pendidikan Diploma III Program Studi DIII Instrumentasi dan Elektronika Jurusan
Lebih terperinciABSTRAK. Universitas Kristen Maranatha
ABSTRAK Sistem sensor infra merah terdiri dari LED infra merah dan fotodioda. Fotodioda merupakan detektor cahaya infra merah yang dibantu penguat transistor. Dalam perancangan ini digunakan untuk mendeteksi
Lebih terperinciOrganisasi & Arsitektur. Komputer. Org & Ars komp Klasifikasi Ars Komp Repr Data
Organisasi & Arsitektur Komputer Org & Ars komp Klasifikasi Ars Komp Repr Data Organisasi berkaitan dengan fungsi dan desain bagianbagian sistem komputer digital yang menerima, menyimpan dan mengolah informasi.
Lebih terperinciGambar 1. Sistem PLC
PENGENDALIAN MODUL PROCESSING BEBASIS SEQUENTIAL FUNCTION CHART (SFC) Suhendra 1), Agus Halim 2) dan Soeharsono 3) 1) Program Studi Teknik Mesin, Fakultas Teknik Universitas Tarumanagara 2) Praktisi PT.
Lebih terperinciPERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR SET INSTRUKSI PADA PROSESOR MULTIMEDIA
ISSN : 2355-9365 e-proceeding of Engineering : Vol.4, No.2 Agustus 2017 Page 2228 PERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR SET INSTRUKSI PADA PROSESOR MULTIMEDIA VLSI LAYOUT DESIGN FOR INSTRUCTION SET
Lebih terperinciFPGA Field Programmable Gate Array
FPGA Field Programmable Gate Array Missa Lamsani Hal 1 FPGA FPGA (Field Programable Gate Array) adalah rangkaian digital yang terdiri dari gerbanggerbang logika dan terinterkoneksi sehingga dapat terhubung
Lebih terperinciIMPLEMENTASI ALGORITME HIGH PASS FILTER PADA FPGA MENGGUNAKAN PROSESOR NIOS II
IMPLEMENTASI ALGORITME HIGH PASS FILTER PADA FPGA MENGGUNAKAN PROSESOR NIOS II Kunnu Purwanto 1), Agus Bejo 2), Addin Suwastono 3) 1),2),3 ) Departemen Teknik Elektro dan Teknologi Informasi Fakultas Teknik
Lebih terperinciPERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR UNIT KONTROL PADA PROSESSOR MULTIMEDIA
ISSN : 2355-9365 e-proceeding of Engineering : Vol.4, No.2 Agustus 2017 Page 2339 PERANCANGAN LAYOUT VLSI UNTUK ARSITEKTUR UNIT KONTROL PADA PROSESSOR MULTIMEDIA LAYOUT VLSI DESIGN FOR CONTROL UNIT ARCHITECTURE
Lebih terperinci1 Tinjau Ulang Sistem Komputer
1 Tinjau Ulang Sistem Komputer Overview Sebelum memulai mempelajari sistem operasi penting bagi kita untuk mengetahui komponen-komponen yang menjadi bagian dari sebuah sistem komputer disertai cara kerjanya.
Lebih terperinciPENGARUH SIFAT INVERSI PENJUMLAH TERHADAP KINERJA PENJUMLAH COMPLEMENTARY METAL OXIDE
Engelin SJ Pengaruh Sifat Inversi. PENGARUH SIFAT INVERSI PENJUMLAH TERHADAP KINERJA PENJUMLAH COMPLEMENTARY METAL OXIDE (CMOS) STATIK 4-BIT Engelin Shintadewi Julian 1) 1) Department of Electrical Engineering,
Lebih terperinciKonsep Organisasi dan Arsitektur Komputer (Pertemuan ke-2)
Konsep Organisasi dan Arsitektur Komputer (Pertemuan ke-2) Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Januari 2016 Pokok Bahasan Pendahuluan Arsitektur
Lebih terperinciBAB V. Verifikasi dan Implementasi Decoder H.264. V.1 Verifikasi Decoder H.264
BAB V Verifikasi dan Implementasi Decoder H.264 Pada bab ini akan dijelaskan verifikasi dari Decoder H.264 yang didapatkan dengan melakukan simulasi modul Inverse Transform, Deblocking Filter, Motion Compensator,
Lebih terperinciBAB 1 PENDAHULUAN. 1.1 Latar Belakang Masalah
BAB 1 PENDAHULUAN 1.1 Latar Belakang Masalah Perkembangan teknologi komunikasi dalam sepuluh tahun terakhir meningkat dengan sangat cepat. Salah satunya adalah televisi digital. Televisi digital adalah
Lebih terperinciSISTEM OTOMASI PADA MODUL PROCESSING DENGAN MENGGUNAKAN SEQUENTIAL FUNCTIONAL CHART
SISTEM OTOMASI PADA MODUL PROCESSING DENGAN MENGGUNAKAN SEQUENTIAL FUNCTIONAL CHART Moergen Tandinata 1), Didi Widya Utama 2) dan Soeharsono 3) Program Studi Teknik Mesin Universitas Tarumanagara, Jakarta
Lebih terperinciAditya Wikan Mahastama
ARSITEKTUR DAN ORGANISASI KOMPUTER Aditya Wikan Mahastama mahas@ukdw.ac.id Program dan Interrupt 6 UNIV KRISTEN DUTA WACANA GENAP 1213 Latar Belakang Program Hardwired system (sistem yang instruksinya
Lebih terperinciSistem Mikroprosesor
Sistem Mikroprosesor Enrollment Key: Sistem Mikroprosesor Kelas B: SM492SKB Sistem Mikroprosesor Kelas C: SM570SKC 1/total MIKROKOMPUTER Perkembangan Mikrokomputer 2/total Outline Perkembangan Mikroprosesor
Lebih terperinciOleh: 1. Singgih Gunawan Setyadi ( ) 2. Handung Kusjayanto ( ) 3. Wahyu Isnawan ( )
Oleh: 1. Singgih Gunawan Setyadi (10222059) 2. Handung Kusjayanto (11111005) 3. Wahyu Isnawan (11111049) CPU Merupakan komponen terpenting dari sistem komputer sebagai pengolah data berdasarkan instruksi
Lebih terperinciTI [2 SKS] OTOMASI INDUSTRI MINGGU KE-4 LOGIKA OTOMASI. disusun oleh: Mokh. Suef Yudha Prasetyawan Maria Anityasari. Jurusan Teknik Industri 1
TI091209 [2 SKS] OTOMASI INDUSTRI MINGGU KE-4 LOGIKA OTOMASI disusun oleh: Mokh. Suef Yudha Prasetyawan Maria Anityasari Jurusan Teknik Industri 1 OUTLINE PERTEMUAN INI Bilangan biner dan bilangan heksadesimal
Lebih terperinciKuliah #1 PENGENALAN LOGIKA DAN TEKNIK DIGITAL Denny Darlis Program Studi D3 Teknik Telekomunikasi Fakultas Ilmu Terapan - Universitas Telkom
Kuliah #1 PENGENALAN LOGIKA DAN TEKNIK DIGITAL Denny Darlis Program Studi D3 Teknik Telekomunikasi Fakultas Ilmu Terapan - Universitas Telkom Semester Genap 2014/2015 Elektronika Digital merepresentasikan
Lebih terperinciABSTRAK. Universitas Kristen Maranatha
ABSTRAK Saat ini pengoptimalan dalam suatu proses merupakan sebuah ukuran sampai sejauh mana pengeluaran biaya dapat ditekan. Salah satu aplikasi yang memerlukan optimasi adalah penentuan lintasan yang
Lebih terperinciPertemuan 2 Organisasi Komputer II. Struktur & Fungsi CPU (I)
Pertemuan 2 Organisasi Komputer II Struktur & Fungsi CPU (I) 1 Menjelaskan tentang komponen utama CPU dan Fungsi CPU Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register
Lebih terperinciPenggunaan Software Multimedia Logic Untuk Mengecek Kebenaran Rangkaian Logika Berdasarkan Peta Karnough
Penggunaan Software Multimedia Logic Untuk Mengecek Kebenaran Rangkaian Logika Berdasarkan Peta Karnough Oleh : Akik Hidayat Jurusan Matematika FMIPA UNPAD Abstrak Arithmetic and Logic Unit (ALU) merupakan
Lebih terperinciPERANCANGAN DAN REALISASI EDC BERBASIS MIKROKONTROLER ARDUINO UNTUK SISTEM PEMBAYARAN BERBASIS ISO 8583 ABSTRAK
PERANCANGAN DAN REALISASI EDC BERBASIS MIKROKONTROLER ARDUINO UNTUK SISTEM PEMBAYARAN BERBASIS ISO 8583 ABSTRAK Hans Alexander (0822013) Jurusan Teknik Elektro Email : atomical@rocketmail.com Dengan teknologi
Lebih terperinciRANCANG BANGUN PENGUKURAN KANDUNGAN AIR PADA KAYU BERBASIS MIKROKONTROLER AT89S51 TUGAS AKHIR
RANCANG BANGUN PENGUKURAN KANDUNGAN AIR PADA KAYU BERBASIS MIKROKONTROLER AT89S51 TUGAS AKHIR Untuk Memenuhi Persyaratan Mencapai Pendidikan Diploma III (D3) Disusun Oleh : Clarissa Chita Amalia J0D007024
Lebih terperinciStruktur Sistem Komputer
Struktur Sistem Komputer Pengampu Mata Kuliah Casi Setianingsih (CSI) Hp : 081320001220 (WA Only) Email Tugas : casie.sn@gmail.com Email Tel-U : setiacasie@telkomuniversity.ac.id Komposisi Penilaian Quiz
Lebih terperinciPertemuan Ke 2 Arsitek tur Dasar Komputer
Pertemuan Ke 2 Arsitek tur Dasar Komputer ARSITEKTUR KOMPUTER 1 Rahajeng Ratnaningsih, S.Kom STMIK AUB SURAKARTA Tujuan Perkuliahan 1. Menjelaskan tentang arsitektur komputer 2. Menjelaskan perbedaan utama
Lebih terperinciRancang Bangun Penyandian Saluran HDB3 Berbasis FPGA
Rancang Bangun Penyandian Saluran HDB3 Berbasis FPGA Sahbuddin Abdul Kadir 1, Irmawati 2 1,2 Teknik Elektro, Politeknik Negeri Ujung Pandang dinsth@yahoo.com, irmawati@poliupg.ac.id Abstrak Pada sistem
Lebih terperinciPEMBUATAN SISTEM INFORMASI AKUNTANSI RUMAH MAKAN MULTICABANG X
PEMBUATAN SISTEM INFORMASI AKUNTANSI RUMAH MAKAN MULTICABANG X Ali Reza Yudhistira Jurusan Teknik Informatika Fakultas Teknik Universitas Surabaya alipunya@ymail.com Abstrak Rumah makan X saat ini telah
Lebih terperinciLampiran A : Listing Instruksi Lampiran B : Tabel
ABSTRAK Penggunaan mikrokontroller semakin meluas ke berbagai bidang. MCU (Micro Controller Unit) sekarang ini digunakan bukan saja untuk melakukan penghitungan yang rumit atau pengolahan data, tetapi
Lebih terperinciANALISIS PERBANDINGAN METODE PERKALIAN ARRAY DAN BOOTH. Hendra Setiawan 1*, Fahmi Nugraha 1. Jl. Kaliurang km.14.5, Yogyakarta 55582
ANALISIS PERBANDINGAN METODE PERKALIAN ARRAY DAN BOOTH Hendra Setiawan 1*, Fahmi Nugraha 1 1 Program Studi Teknik Elektro, Fakultas Teknologi Industri, Universitas Islam Indonesia Jl. Kaliurang km.14.5,
Lebih terperinciMODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA
MODUL TRAINING PRAKTIKUM MENGGUNAKAN FPGA Dwi Herlambang; Dicki Hugo Joputra; Rudy Susanto Computer Engineering Department, Faculty of Engineering, Binus University Jl. K.H. Syahdan No. 9, Palmerah, Jakarta
Lebih terperinciBAB 1 PENDAHULUAN. 1.1 Latar Belakang Masalah
BAB 1 PENDAHULUAN 1.1 Latar Belakang Masalah Teknologi komunikasi digital telah berkembang dengan sangat pesat. Telepon seluler yang pada awalnya hanya memberikan layanan komunikasi suara, sekarang sudah
Lebih terperinci=== PENCACAH dan REGISTER ===
=== PENCACAH dan REGISTER === Pencacah Pencacah adalah sebuah register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detaknya, karena itu pencacah membutuhkan karakteristik memori
Lebih terperinciPENGGUNAAN TABEL KEBENARAN DALAM MERANCANG DESAIN DIGITAL
PENGGUNAAN TABEL KEBENARAN DALAM MERANCANG DESAIN DIGITAL Tommy NIM : 13507109 Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi Bandung Jl. Ganesha no. 10 Bandung
Lebih terperinciMENGENALI FUNGSI LOGIKA AND MELALUI PEMROGRAMAN PERCEPTRON DENGAN MATLAB
POLITEKNOSAINS VOL. X NO. 2 Juni 2011 MENGENALI FUNGSI LOGIKA AND MELALUI PEMROGRAMAN PERCEPTRON DENGAN MATLAB Yaya Finayani Teknik Elektro, Politeknik Pratama Mulia, Surakarta 57149, Indonesia ABSTRACT
Lebih terperinciModul Pengantar Aplikasi Komputer (PAK 240) Prodi S1 P.Akuntansi UNY Pengampu : Annisa Ratna Sari, S.Pd PENGENALAN KOMPUTER
1 PENGENALAN KOMPUTER DEFINISI KOMPUTER Istilah komputer mempunyai arti yang luas dan berbeda bagi setiap orang. Istilah komputer (computer) diambil dari bahasa Latin computare yang berarti menghitung
Lebih terperinciRealisasi Optical Orthogonal Codes (OOC) dengan korelasi maksimum satu Menggunakan Kode Prima Yang Dimodifikasi
Realisasi Optical Orthogonal Codes (OOC) dengan korelasi maksimum satu Menggunakan Kode Prima Yang Dimodifikasi Marthin Singaga / 0322115 E-mail : sinaga_marthin@yahoo.com Jurusan Teknik Elektro, Fakultas
Lebih terperinciImplementasi Algoritma Genetika Pada Perhitungan Perkalian Berbasis Metode Trachtenberg
Implementasi Algoritma Genetika Pada Perhitungan Perkalian Berbasis Metode Trachtenberg Sendi Novianto Abstract : The calculation of multiplication is one part of the world of mathematics, theoretical
Lebih terperinciStruktur Dasar Komputer
MATA KULIAH: ORGANISASI KOMPUTER PERTEMUAN I Struktur Dasar Komputer PRODI PENDIDIKAN TEKNIK INFORMATIKA DAN KOMPUTER JURUSAN PENDIDIKAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS NEGERI MAKASSAR 2011
Lebih terperinciSATUAN ACARA PERKULIAHAN MATA KULIAH : Pengantar Organisasi dan Arsitektur Komputer Strata / Jurusan : Strata Satu / Sistem Informasi
SATUAN ACARA PERKULIAHAN MATA KULIAH : Pengantar Organisasi dan Arsitektur Komputer Strata / Jurusan : Strata Satu / Sistem Informasi Minggu ke Pokok Bahasan dan TIU Pengantar Memberikan penjelasan tentang
Lebih terperinciSISTEM KOMPUTER SMK MEDIA INFORMATIKA
SISTEM KOMPUTER SMK MEDIA INFORMATIKA 1. PENGERTIAN DAN PERBEDAAN ORGANISASI KOMPUTER DENGAN ARSITEKTUR KOMPUTER 1.1 Pengertian Arsitektur Komputer, mempelajari atribut atribut sistem komputer yang terkait
Lebih terperinciTujuan Pada akhir sesi, diharapkan peserta dapat: 1. Mengidentifikasikan perbedaan komponen pada
Tujuan Pada akhir sesi, diharapkan peserta dapat: 1. Mengidentifikasikan perbedaan komponen pada komputer. 2. Mengetahui tentang bahasa pemrograman komputer dan kategorinya. 3. Mengetahui alur kerja pembuatan
Lebih terperinciPemisahan Produk Cacad Menggunakan PLC Schneider Twido TWD20DTK
Pemisahan Produk Cacad Menggunakan PLC Schneider Twido TWD20DTK Jurusan Teknik Elektro, Politeknik Negeri Semarang E-mail : sugipoli@gmail.com Abstrak Pemisahan produk cacad di industri sangat diperlukan
Lebih terperinciPERANCANGAN SIMULATOR MODULASI DAN DEMODULASI 16-QAM DAN 64QAM MENGGUNAKAN LABVIEW
e-proceeding of Applied Science : Vol.1, No.2 Agustus 2015 Page 1450 PERANCANGAN SIMULATOR MODULASI DAN DEMODULASI 16- DAN 64 MENGGUNAKAN LABVIEW DESIGN OF MODULATION AND DEMODULATION SIMULATOR FOR 16-
Lebih terperinciSPECTRUM ANALYZER BERBASIS MIKROKONTROLER DENGAN PENCUPLIKAN SECARA PARALEL
SPECTRUM ANALYZER BERBASIS MIKROKONTROLER DENGAN PENCUPLIKAN SECARA PARALEL ABSTRAK Lukas N.B. Marbun (0722009) Jurusan Teknik Elektro Universitas Kristen Maranatha Email : lukasnbmarbun@gmail.com Harmonisa
Lebih terperinciAnalysis And Design of Digital System
Analysis And Design of Digital System Introduction Synchronous and Asynchronous Operation (1) Synchronous sequential circuits change their states and output values at discrete instants of time, which are
Lebih terperinciOleh : Agus Priyanto, M.Kom
Struktur CPU Oleh : Agus Priyanto, M.Kom Tujuan Pembelajaran Setelah mengikuti kuliah ini, mahasiswa dapat menjelaskan tentang struktur CPU Setelah mengikuti kuliah ini, mahasiswa dapat menjelaskan tentang
Lebih terperinciStruktur CPU 3/23/2011
Central Processing Unit Merupakan komponen terpenting dari sistem komputer Komponen pengolah data berdasarkan instruksi yang diberikan kepadanya Dalam mewujudkan fungsi dan tugasnya, CPU tersusun atas
Lebih terperinciBAB V SISTEM PENGOLAHAN DATA KOMPUTER (Arsitektur Komputer) "Pengantar Teknologi Informasi" 1
BAB V SISTEM PENGOLAHAN DATA KOMPUTER (Arsitektur Komputer) "Pengantar Teknologi Informasi" Abstraksi Sistem Komputer Secara abstrak level sebuah sistem komputer modern dari level rendah sampai level tertinggi
Lebih terperinciRANGKAIAN CASCADE PADA RANGKAIAN SEQUENTIAL ASINKRON
JETri, Volume 1, Nomor 1, Agustus 2001, Halaman 33-44, ISSN 1412-0372 RANGKAIAN CASCADE PADA RANGKAIAN SEQUENTIAL ASINKRON Kuat Rahardjo T.S. Dosen Jurusan Teknik Elektro-FTI, Universitas Trisakti Abstract
Lebih terperinciABSTRACT. Nowadays, speech coding technology that encode speech with a minimum
ABSTRACT Nowadays, speech coding technology that encode speech with a minimum number of bits while maintaining its quality is very required. This final project uses Multi Band Excitation (MBE) to encode
Lebih terperinciPengantar Organisasi Komputer. Abdul Syukur
Pengantar Organisasi Komputer Abdul Syukur abdulsyukur@eng.uir.ac.id http://skurlinux.blogspot.com 085374051884 Tujuan 1. Menjelaskan tentang organisasi komputer. 2. Menjelaskan perbedaan utama organisasi
Lebih terperinciREALISASI ERROR-CORRECTING BCH CODE MENGGUNAKAN PERANGKAT ENKODER BERBASIS ATMEGA8535 DAN DEKODER MENGGUNAKAN PROGRAM DELPHI
REALISASI ERROR-CORRECTING BCH CODE MENGGUNAKAN PERANGKAT ENKODER BERBASIS ATMEGA8535 DAN DEKODER MENGGUNAKAN PROGRAM DELPHI Disusun Oleh : Reshandaru Puri Pambudi 0522038 Jurusan Teknik Elektro, Fakultas
Lebih terperinciWritten by Mada Jimmy Monday, 24 August :40 - Last Updated Thursday, 18 November :51
Perkembangan industri saat ini menuntut pemrosesan pada sistem kontrol yang semakin dinamis dalam setiap tahapan perancangan, pengoperasian, maupun perawatan. Peralatan yang kompak, fleksibel namun handal
Lebih terperinciElektronika dan Instrumentasi: Elektronika Digital 1 Sistem Bilangan. Yusron Sugiarto
Elektronika dan Instrumentasi: Elektronika Digital 1 Sistem Bilangan Yusron Sugiarto Materi Kuliah Analog dan Digital? Elektronika Analog Digital Analog vs Digital Analog Teknologi: Teknologi analog merekam
Lebih terperinciPerancangan Graphical User Interface untuk Pengendalian Suhu pada Stirred Tank Heater Berbasis Microsoft Visual Basic 6.0
JURNAL ILMIAH ELITE ELEKTRO, VOL. 3, NO. 2, SEPTEMBER 2012: 89-95 89 Perancangan Graphical User Interface untuk Pengendalian Suhu pada Stirred Tank Heater Berbasis Microsoft Visual Basic 6.0 Muhammad Rozali
Lebih terperinciSAINTEKBU Jurnal Sains dan Teknologi Vol.1 No. 2 Desember RANCANG BANGUN SIMULASI SISTEM KOMUNIKASI SPREAD SPECTRUM (Perangkat Lunak)
RANCANG BANGUN SIMULASI SISTEM KOMUNIKASI SPREAD SPECTRUM (Perangkat Lunak) DESIGN SPREAD SPECTRUM COMMUNICATION SYSTEM SIMULATION (Software) Andy Soeseno, Yoedy Moegiharto, Arna Fariza Jurusan Teknik
Lebih terperinciTUGAS MAKALAH STRUKTUR dan FUNGSI CPU GURU PEMBIMBING: IVAN ARIVANDI. Oleh: NOVY PUSPITA WARDANY
TUGAS MAKALAH STRUKTUR dan FUNGSI CPU GURU PEMBIMBING: IVAN ARIVANDI Oleh: NOVY PUSPITA WARDANY PROGRAM STUDI TEKNIK KOMPUTER JARINGAN SMK N 1 BAURENO BOJONEGORO 2016 KATA PENGANTAR Segala puji bagi allah
Lebih terperinciSIMULASI ESTIMASI FREKUENSI UNTUK QUADRATURE AMPLITUDE MODULATION MENGGUNAKAN DUA SAMPEL TERDEKAT
Abstrak SIMULASI ESTIMASI FREKUENSI UNTUK QUADRATURE AMPLITUDE MODULATION MENGGUNAKAN DUA SAMPEL TERDEKAT Ferdian Belia/9922074 Jurusan Teknik Elektro, Fakultas Teknik Elektro, Jalan Prof. Drg. Suria Sumantri
Lebih terperinciRealisasi Kode Prima Untuk Mengatur Loncatan Frekuensi (Frequency Hop) Dalam Sistem FH-CDMA ABSTRAK
Realisasi Kode Prima Untuk Mengatur Loncatan Frekuensi (Frequency Hop) Dalam Sistem FH-CDMA Ritet / 0622002 E-mail : ritet_rieuwpassa@yahoo.com Jurusan Teknik Elektro, Fakultas Teknik, Jalan Prof. Drg.
Lebih terperinci