Soal Tugas 9: PBL (PR)

Transkripsi

1 Soal Tugas 9: PBL (PR) Cache Memory : Associative & Set Associative Mapping (Pertemuan ke-12) Disusun oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Maret 2015

2 1. Diketahui sebuah komputer dengan prosesor Intel memiliki 2 slot memori yang masing-masing dipasangi RAM berukuran 1 GB dan 512 MB. Cache memory L1 berukuran 4 kb, dan cache memory L2 berukuran 4 MB. Setiap baris L1 mampu menampung data yang berasal dari 8 alamat. Setiap baris L2 mampu menampung data sebanyak 128 byte. Metode mapping antara cache memory L1 dengan L2 dan antara cache memory L2 dengan memory adalah assosiative mapping. Pertanyaan-pertanyaan di bawah ini hanya berkaitan dengan mapping antara memori dengan cache memory L2! 1a. Berapakah lebar alamat yang diperlukan untuk bisa mengakses seluruh alamat memori yang ada di dalam komputer tersebut? (nilai 10) A. 29 bit B. 30 bit C. 31 bit D. 59 bit 1b. Berapa jumlah bit word pada cache memory tersebut? (nilai 5) A. 5 bit B. 6 bit C. 7 bit D. 8 bit Organisasi dan Arsitektur Komputer CSG2G3/2015 #1

3 1c. Berapa jumlah tag pada memori tersebut? (nilai 5) A. 7 M tag B. 2 7 tag C. 2 M tag D. 16 M tag 1d. Berapakah nomor tag (dalam angka heksadesimal) untuk data yang terletak pada alamat 0xA0B1C2D3 ketika data tersebut ditaruh di cache memory? (nilai 10) A. 0x B. 0x C. 0xA0B1C2D D. 0x e. Berapakah nomor tag (dalam angka heksadesimal) untuk data yang terletak pada alamat 0x jika metode mapping yang digunakan adalah assosiatif mapping dan bit wordnya = 5 bit? (cara harus dituliskan) (nilai 10) Organisasi dan Arsitektur Komputer CSG2G3/2015 #2

4 2. Diketahui sebuah komputer memiliki sebuah main memory berukuran 4 GB dan sebuah cache berukuran 1 MB dengan pengalamatan 1 byte = 1 alamat. Transfer informasi dilakukan setiap satu blok memori dalam sekali transfer dengan data sebanyak 128 bit. Jika metode mapping yang digunakan adalah assosiative mapping, maka jawablah pertanyaan-pertanyaan di bawah ini! Perhitungan harus dituliskan! 2a. Berapakah panjang MAR minimal (lebar alamat) yang diperlukan agar dapat mengakses semua alamat pada memory tersebut? (nilai 5) 2b. Berapakah jumlah bit word yang diperlukan? (nilai 5) 2c. Berapa M tag jumlah tag pada memory tersebut? (nilai 5) 2d. Tuliskan nomor tag terendah dan nomor tertinggi dalam heksadesimal! (nilai 10) 2e. Berapakah nomor tag (dalam angka heksadesimal) untuk data yang terletak pada alamat 0x ? (nilai 10) Organisasi dan Arsitektur Komputer CSG2G3/2015 #3

5 3. Diketahui sebuah komputer menggunakan prosesor Intel memiliki sebuah main memory berukuran 256 MB dan sebuah cache berukuran 8 kb. Setiap baris (line) pada cache memory mampu menampung data sebanyak 16 byte. Jika metode mapping yang digunakan adalah four-way set assosiative mapping, maka jawablah pertanyaan-pertanyaan di bawah ini! (Setiap jawaban harus dilengkapi dengan cara, perhitungan, atau penjelasan terhadap jawaban tersebut. Jawaban benar yang tidak dilengkapi cara atau penjelasan bisa berakibat nilai berkurang atau jawaban dianggap salah!) 3a. Berapakah panjang MAR minimal (lebar alamat minimal) yang diperlukan agar dapat mengakses semua alamat pada memori tersebut? (nilai 5) 3b. Berapakah jumlah bit word yang diperlukan? (nilai 5) 3c. Berapa banyaknya baris (line) pada cache memori tersebut? (nilai 5) 3d. Berapa jumlah bit set pada cache memory tersebut? (nilai 5) 3e. Jika data yang terletak pada alamat 0x akan ditaruh ke cache memory, pada nomor set berapa (dalam heksadesimal) data tersebut akan ditaruh? (nilai 10) 3f. Berapa kilo tag banyaknya tag pada memori tersebut? (nilai 5) 3g. Tuliskan nomor tag terendah dan nomor tag tertinggi dalam angka heksadesimal! (nilai 10) Organisasi dan Arsitektur Komputer CSG2G3/2015 #4

6 4. Diketahui sebuah komputer menggunakan prosesor COA memiliki sebuah main memory berukuran 8 GB dan sebuah cache berukuran 4 MB. Setiap baris (line) pada cache memory mampu menampung data sebanyak 128 byte. Setiap alamat memori dapat menampung data sebesar 16 bit Jika metode mapping yang digunakan adalah four-way set assosiative mapping, maka jawablah pertanyaan-pertanyaan di bawah ini! 4a. Berapakah panjang MAR minimal (lebar alamat minimal) yang diperlukan agar dapat mengakses semua alamat pada memori tersebut? (nilai 5) A. 29 bit B. 30 bit C. 32 bit D. 31 bit 4b. Berapakah jumlah bit word yang diperlukan? (nilai 5) A. 7 bit B. 8 bit C. 6 bit D. 5 bit Organisasi dan Arsitektur Komputer CSG2G3/2015 #5

7 4c. Berapa banyaknya baris (line) pada cache memori tersebut? (nilai 5) A. 128 kbaris B. 2 M baris C. 32 kbaris D. 64 kbaris 4d. Berapa jumlah bit set pada cache memori tersebut? (nilai 5) A. 16 bit B. 15 bit C. 13 bit D. 14 bit Organisasi dan Arsitektur Komputer CSG2G3/2015 #6

8 4e. Jika data yang terletak pada alamat 0x akan ditaruh ke cache memory, pada nomor set berapa (dalam heksadesimal) data tersebut akan ditaruh? (nilai 10) A. 0x1015 B. 0x102B C. 0x4056 D. 0x680A Organisasi dan Arsitektur Komputer CSG2G3/2015 #7

9 Catatan: 1. PBL (PR) dikerjakan sesuai dengan kelompok kecil (3-4 mhs) 2. Jawaban PR ditulis dengan tangan 3. Harus dituliskan nomor kelompok, nama, NIM, persentase keterlibatan setiap anggota kelompok dalam mengerjakan PR (0-100) 4. Harus ada tanda tangan anggota tim yang ikut mengerjakan 5. Dikumpulkan paling lambat Senin 16 Maret 2015 pukul di LC lantai 5 (ruang BPP) 6. Tiga kelompok yang mengumpulkan pertama kali (dibuktikan dengan mengisi tabel yang telah disediakan) akan mendapatkan bonus masing-masing 10. Organisasi dan Arsitektur Komputer CSG2G3/2015 #8