Pipeline. 1.1 Penjelasan Umum
|
|
- Leony Lesmana
- 6 tahun lalu
- Tontonan:
Transkripsi
1 Pipeline 1.1 Penjelasan Umum Teknologi pipeline yang digunakan pada komputer bertujuan untuk mening- katkan kinerja dari komputer. Secara sederhana, pipeline adalah suatu cara yang digunakan untuk melakukan sejumlah kerja secara bersamaan tetapi dalam tahap yang berbeda yang dialirkan secara kontiniu pada unit pemro- sesan. Dengan cara ini, maka unit pemroses selalu bekerja. Teknik pipeline ini dapat diterapkan pada berbagai tingkatan dalam sis- tem komputer. Bisa pada level yang tinggi, misalnya program aplikasi, sam- pai pada tingkat yang rendah, seperti pada instruksi yang dijalankan oleh microprocessor. Teknik pipeline yang diterapkan pada microprocessor, da- pat dikatakan sebuah arsitektur khusus. Ada perbedaan khusus antara model microprocessor yang tidak menggunakan arsitektur pipeline dengan microp- rocessor yang menerapkan teknik ini. Pada microprocessor yang tidak menggunakan pipeline, satu instruksi dilakukan sampai selesai, baru instruksi berikutnya dapat dilaksanakan. Se- dangkan dalam microprocessor yang menggunakan teknik pipeline, ketika satu instruksi sedangkan diproses, maka instruksi yang berikutnya juga da- pat diproses dalam waktu yang bersamaan. Tetapi, instruksi yang diproses secara bersamaan ini, ada dalam tahap proses yang berbeda. Jadi, ada se- jumlah tahapan yang akan dilewati oleh sebuah instruksi. Misalnya sebuah microprocessor menyelesaikan sebuah instruksi dalam 4 langkah. Ketika instruksi pertama masuk ke langkah 2, maka instruksi berikutnya diambil untuk diproses pada langkah 1 instruksi tersebut. Begitu seterusnya, ketika instruksi pertama masuk ke langkah 3, instruksi kedua masuk ke langkah 2 dan instruksi ketiga masuk ke langkah 1. Dengan penerapan pipeline ini pada microprocessor akan didapatkan pe- ningkatan dalam unjuk kerja microprocessor. Hal ini terjadi karena beberapa instruksi dapat dilakukan secara parallel dalam waktu yang bersamaan. Se- cara kasarnya diharapkan akan didapatkan peningkatan sebesar K kali diban- dingkan dengan microprocessor yang tidak menggunakan pipeline, apabila tahapan yang ada dalam satu kali pemrosesan instruksi adalah K tahap. Teknik pipeline ini menyebabkan ada sejumlah hal yang harus diperhatikan sehingga ketika diterapkan dapat berjalan dengan baik. Tiga kesulitan yang sering dihadapi ketika
2 menggunakan teknik pipeline ini adalah : Terjadinya penggunaan resource yang bersamaan, Ketergantungan terhadap data, Pengaturan Jump ke suatu lokasi memori. Karena beberapa instruksi diproses secara bersamaan ada kemungkinan perlukan adanya pengaturan yang tepat agar proses tetap berjalan dengan benar. Sedangkan ketergantungan terhadap data, bisa muncul, misalnya in- struksi yang berurutan memerlukan data dari instruksi yang sebelumnya. Kasus Jump, juga perlu perhatian, karena ketika sebuah instruksi meminta untuk melompat ke suatu lokasi memori tertentu, akan terjadi perubahan program counter, sedangkan instruksi yang sedang berada dalam salah sa- tu tahap proses yang berikutnya mungkin tidak mengharapkan terjadinya perubahan program counter. Dengan menerapkan teknik pipeline ini, akan ditemukan sejumlah per- hatian yang khusus terhadap beberapa hal di atas, tetapi tetap akan meng- hasilkan peningkatan yang berarti dalam kinerja microprocessor. Ada kasus tertentu yang memang sangat tepat bila memanfaatkan pipeline ini, dan juga ada kasus lain yang mungkin tidak tepat bila menggunakan teknologi pipeline. Gambar 1: Diagram Pewaktuan Pipeline Pipeline tidak selalu berfungsi pada berbagai kasus, ada beberapa kerugian, berikut adalah kelebihan dan kekurangan pipeline: Kekurangan Pipeline Mencegah penundaan cabang ini (berlaku, setiap cabang yang tertunda) dan masalah dengan serial instruksi yang dijalankan secara bersamaan, akibatnya desain yang lebih sederhana dan murah untuk pro- duksi.
3 Instruksi yang tersembunyi pada prosesor non pipelining tersebut sedikit lebih rendah daripada di papelining yang setara. Hal ini disebabkan oleh kenyataan bahwa tiba- tiba harus ditambahkan ke jalur data dari prosesor pipelined Prosesor non pipelining akan ada instruksi bandwith yang stabil. Ki- nerja prosesor pipelined sangat sulit untuk memprediksi dan dapat ber- variasi secara lebih luas di antara berbagai program. Kelebihan Pipeline Siklus waktu dalam prosesor berkurang, sehingga secara umum menilai instruksi- isu Kombinasi beberapa sirkuit seperti adders atau multipliers dapat di- buat lebih cepat dengan menambahkan lebih circuitry. Jika pipelining digunakan sebagai gantinya,ia dapat menyimpan circuity melawan yang lebih kompleks atas kombinasi sirkuit. 3. Intruksi pipeline Tahapan pipeline Mengambil instruksi dan membuffferkannya Ketika tahapn kedua bebas tahapan pertama mengirimkan instruksi yang dibufferkan tersebut Pada saat tahapan kedua sedang mengeksekusi instruksi, tahapan pertama memanfaatkan siklus memori yang tidak dipakai untuk mengambil dan membuffferkan instruksi berikutnya. Instuksi pipeline: Karena untuk setiap tahap pengerjaan instruksi, komponen yang bekerja berbeda, maka dimungkinkan untuk mengisi kekosongan kerja di komponen tersebut. Sebagai contoh : Instruksi 1: ADD AX, AX Instruksi 2: ADD EX, CX Setelah CU menjemput instruksi 1 dari memori (IF), CU akan menerjemahkan instruksi tersebut(id). Pada menerjemahkan instruksi 1 tersebut, komponen IF tidak bekerja. Adanya teknologi pipeline menyebabkan IF akan menjemput instruksi 2 pada saat ID menerjemahkan instruksi 1. Demikian seterusnya pada saat CU menjalankan instruksi 1 (EX), instruksi 2 diterjemahkan (ID).
4 Contoh pengerjaan instruksi tanpa pipeline t = ADD AX,AX IF DE IF DE EX ADD BX,CX IF DE IF DE EX Disini instruksi baru akan dijemput jika instruksi sebelumnya telah selesai dilaksanakan. t = ADD AX,AX IF DE IF DE EX ADD BX,CX IF DE IF DE EX ADD DX,DX IF DE IF DE EX pipeline Contoh pengerjaan instruksi dengan Disini instruksi baru akan dipanggil setelah tahap IF menganggur (t2). Dengan adanya pipeline dua instruksi selesai dilaksanakan pada detik keenam (sedangkan pada kasus tanpa pipeline baru selesai pada detik kesepuluh). Dengan demikian telah terjadi percepatan sebanyak 1,67x dari 10T menjadi hanya 6T. Sedangkan untuk pengerjaan 3 buah instruksi terjadi percepatan sebanyak 2, 14 dari 15T menjadi hanya 7T. Untuk kasus pipeline sendiri, 2 instruksi dapat dikerjakan dalam 6T(CPI = 3) dan instruksi dapat dikerjakan dalam 7T (CPT = 2,3) dan untuk 4 instruksi dapat dikerjakan dalam 8T (CPI =2). Ini berarti utnuk 100 instruksi akan dapat dikerjakan dalam 104T (CPI = 1,04). Pada kondisi ideal CPI akan harga 1. Dalam teknik pipeline, problem dibagi menjadi deretan yang harus dilaksanakan satu setelah lainnya. Setiap tugas nantinya akan dieksekusi oleh proses atau prosesor yang berbeda. Gambar 1 Proses pipeline Gambar 2 Pipeline untuk penjumlahan
5 Filter frekuensi - Menghilangkan frekuensi tertentu ( katakan f0, f1, f2, f3, dst) signal, f(t). Signal dapat dilewati pipeline dari kiri. Gambar 3. Pipeline untuk filter frekuensi Pipeline dapat meningkatkan kecepatan untuk problem yang sekuensial, dalam tiga tipe komputasi: 1. Jika lebih dari satu instance dari problem yang akan dieksekusi 2. Jika ada deretan item data yang harus diproses, masing-masing membutuhkan operasi ganda 3. Jika informasi untuk memulai proses berikutnya dpt diberikan sebelum proses selesai melaksanakan operasi internalnya. Diagram Ruang-Waktu Pipeline Tipe 1 Gambar 4. Diagram ruang waktu pipeline
6 Diagram Ruang-Waktu Pipeline Tipe 2 Gambar 5 Diagram Ruang-Waktu Alternatif Gambar 6 Pemrosesan pipeline 10 elemen data
7 Diagram Ruang-Waktu Pipeline Tipe 3 Gambar 7 Pemrosesan pipeline, informasi di-pass sebelum proses selesai Jika jumlah tahap lebih besar dari jumlah prosesor dalam pipeline, kelompok tahap dapat diassign untuk tiap prosesor. Gambar 8 Partitioning processes onto processors.
8 Platform Komputisai untuk Aplikasi Pipeline Contoh Program Penjumlahan Angka gambar 9 Sistem multiprosesor dengan konfigurasi Gambar 10 Penjumlahan Pipeline Kode dasar untuk proses Pi : recv(&accumulation, P i-1 ); accumulation = accumulation + number; send(&accumulation, P i+1 ); Kecuali untuk proses pertama, P 0, yaitu send(&number, P 1 ); Dan proses terakhir, P n-1, yaitu recv(&number, P n-2 ); accumulation = accumulation + number;
9 Program SPMD if (process > 0) { recv(&accumulation, P i-1 ); accumulation = accumulation + number; } if (process < n-1) send(&accumulation, P i+1 ); Hasil akhir ada di proses terakhir. Selain penjumlahan, operasi aritmatika lainnya dapat dilakukan juga. Gambar 11 Penjumlahan angka pipeline dengan proses master dan konfigurasi cincin. Gambar 12 Penjumlahan angka pipeline denganakses langsung ke proses slave.
10 Analisa Contoh pertama adalah Tipe 1. Dengan asumsi bahwa tiap proses melakukan aksi serupa dalam tiap siklus pipeline. Kemudian akan dilakukan komputasi dan komunikasi yang dibutuhkan dalam siklus pipeline Waktu total eksekusi t total = (waktu untuk satu siklus pipeline)(jumlah siklus) t total = (t comp + t comm )(m + p - 1) Dimana ada m instances problem dan p tahap pipeline (proses) Waktu rata-rata untuk komputasi diberikan oleh: t a = t total /m 4. Permasalahan di (dalam) Instruksi Pipelining VARIASI WAKTU: Tidak semua tahap memakan waktu yang sama. Ini berarti untuk mendapatkan kecepatan dalam intruksi pipelining sangat ditentukan oleh tahap yang paling lambat. Masalah ini sangat akut dalam memproses instruksi, sejak instruksi yang berbeda memiliki persyaratan operand waktu proses yang berbeda. Selain itu, diperlukan mekanisme sinkronisasi untuk memastikan bahwa data lewat dari stage ke stage hanya ketika kedua stage siap. DATA BERBAHAYA (DATA HAZARDS): Ketika beberapa instruksi di eksekusi secara parsial, masalah timbul jika mereka referensi data yang sama. Kita harus memastikan bahwa instruksi selanjutnya tidak berusaha untuk mengakses data lebih cepat dari instruksi sebelumnya, jika ini terjadi akan menyebabkan hasil yang salah. Sebagai contoh, instruksi N +1 tidak harus diperbolehkan untuk mengambil sebuah operand yang belum disimpan oleh instruksi N. PERCABANGAN (BRANCH): untuk mengambil instruksi berikutnya, kita harus tahu mana saja yang dibutuhkan, Jika instruksi ini adalah cabang bersyarat (conditional branch) instruksi berikutnya mungkin tidak diketahui sampai saat diproses. JEDA(INTERUPTSI):
11 interupsi membuat instruksi extra yang tidak terencana untuk masuk kedalam aliran intruksi. jeda(interrupt) harus berperan antar instruksi. yaitu, ketika satu instruksi telah selesai dan berikutnya belum dimulai. Dengan pipelining, instruksi berikutnya biasanya dimulai sebelum yang sekarang telah selesai. Semua masalah ini harus diselesaikan dalam konteks kebutuhan kita untuk mendaatkan kinerja dengan kecepatan tinggi. Jika kita tidak dapat mencapai kecepatan yang cukup, pipelining mungkin tidak sepadan. Instance Tunggal Problem t comp = 1 t comm = 2(t startup + t data ) t total = (2(t startup + t data ) + 1)n Kompleksitas waktu = O(n). Instances Ganda Problem t total = (2(t startup + t data ) + 1)(m + n - 1) t a = t total /m» 2(t startup + t data ) + 1 Yaitu, satu siklus pipeline. Mem-partisi Data dengan Instances Gande Problem t comp = d t comm = 2(t startup + t data ) t total = (2(t startup + t data ) + d)(m + n/d - 1) Dengan menaikkan d, partisi data, pengaruh komunikasi dihilangkan. Akan tetapi naiknya partisi data menurunkan paralelisme dan terkadang menaikkan waktu eksekusi.
12 Mengurutkan Angka Versi paralel dari insertion sort. (versi sekuensialnya adalah menempatka kartu yang dimainkan berurut dgn memindahkan kartu untuk menyisipkannya dalam posisi-nya). Gambar 13 Langkah dalam insertion sort dengan lima angka Algortima dasar untuk proses Pi adalah recv(&number, P i-1 ); if (number > x) { send(&x, P i+1 ); x = number; } else send(&number, P i+1 ); Dengan n angka, berapa banyak proses ke yang akan diterima diketahui, diberikan oleh n - i. Berapa banyak yang di pass kedepan juga diketahui; diberikan oleh n - i - 1 karena satu dari jumlah yang diterima tidak di pass kedepan. Maka loop sederhana dapat digunakan.
13 Gambar 14 Pipeline untuk sorting menggunakan insertion sort. Gambar 15 Insertion sort dengan hasil kembali ke proses master m,enggunakan konfigurasi baris dua arah Dengan mengembalikan hasilnya, proses i dapat ditulis dalam bentuk } right_procno = n - i - 1; /*no of processes to the right */ recv(&x, P i- 1 ); for (j = 0; j < right_procno; j++) { recv(&number, P i- 1 ); if (number > x) { send(&x, P i+1 ); x = number; } else send(&number, P i+1 ); } send(&number, P i- 1 ); /* send number held */ for (j = 0; j < right_procno; j++) {/*pass on other nos */ recv(&x, P i+1 ); send(&x, P i- 1 );
14 Sekuensial Jelas merupakan algoritma sorting yang buruk dan tidak cocok kecuali untuk jumlah n yang sangat kecil Paralel Setiap siklus pipeline membutuhkan paling tidak t s = (n - 1) + (n - 2) = n (n + 1) / 2 t comp = 1 t comm = 2(t startup + t data ) Waktu eksekusi total, t total, diberikan oleh t total = (t comp + t comm )(2n - 1) = (1 + 2(t startup + t data ))(2n - 1) Gambar 16 Insertion sort dengan hasil dikembalikan Pembangkit Bilangan Prima Deretan integer dibangkitkan dari 2 Bilangan pertama, 2 adalah prima dan disimpan. Seluruh kelipatan bilangan ini dihilangkan karena bukan merupakan bilangan prima. Proses dilakukan secara berulang untuk bilangan berikutnya. Algoritma membuang nonprima, dan menginggalkan hanya bilangan prima.
15 Kode Sekuensial Umumnya menggunakan array dengan nilai awal 1 (TRUE) dan diset 0 (FALSE) jika indeks elemen bukan bilangan prima.dengan menyatakan angka terakhir adalah n maka dapat ditulis: for (i = 2; i < n; i++) prime[i] = 1; /* Initialize array */ for (i = 2; i <= sqrt_n; i++)/* for each number */ if (prime[i] == 1) /* identified as prime */ for (j = i + i; j < n; j = j + i)/*strike multiples */ prime[j] = 0; /* includes already done */ Loop sederhana mengakses array untuk mencari bilangan prima. Kode Sekuensial Waktu Sekuensial Jumlah iterasi sangat tergantung dari bilangan prima tersebut. Ada [n/2-1] kelipatan dua, [n/3-1] kelipatan tiga, dan seterusnya. Sehingga total waktu sekuensial yang dibutuhkan: Dengan asumsi komputasi pada tiap iterasi sam dengan satu langkah komputasional. Kompleksitas waktu sekuensial adalah O(n 2 ). Implementasi Pipeline Gambar 5.17 Pipeline untuk bilangan prima
16 Kode untuk proses, Pi, berdasarkan atas recv(&x, P i-1 ); /* repeat following for each number */ recv(&number, P i-1 ); if ((number % x)!= 0) send(&number, P i+1 ); Setiap proses tidak akan menerima jumlah angka yang sama dan tidak diketahui sebelumnya. Menggunakan message terminator, yang dikirim pada akhir urutan. recv(&x, P i-1 ); for (i = 0; i < n; i++) { } recv(&number, P i-1 ); if (number == terminator) break; if (number % x)!= 0) send(&number, P i+1 ); Menyelesaikan Sistem Persamaan Linier Kasus Khusus Contoh tipe 3 proses dapat melanjutkan pekerjaan lain setelah mem-passing informasi Untuk menyelesaikan persamaan linier dalam bentuk upper triangular: Dimana a dan b adalah konstanta dan x adalah yang akan dicari
17 Subtitusi Balik Pertama, x 0 dapat dilihat dari persamaan terakhir Nilai untuk x 0 disubtitusi ke persamaan berikutnya untuk mendapatkan x 1 Nilai x 0 dan x 1 disubtitusi ke persamaan berikutnya untuk mendapatkan x 2 : Begitu seterusnya sampai seluruhnya diketahui
18 Contoh 9.4 Lihat kembali Gambar 9-18(a), X pada baris 1, kolom to dan 13 mempunyai jarak kolom sebesar 3 di antara mereka; X pada baris 1, kolom t3 dan t5 mempunyai jarak kolom sebesar 2 di antara mereka; X pada baris 1, kolom to dan t5 mempunyai jarak kolom sebesar 5 di antara mereka; dan X pada baris 2, ko)om tj dan 14 mempunyai jarak kolom sebesar 3i terlarang, F, adalah {2, 3, 5}. Dapat kita Iihat pada Gambar 9-18(c), l tensi inisiasi pertama dan kedua adalah 2. Karena 2 ada di dajam F maka terjadi suatu tubrukan. Vektor tubrukan (collision vector), C, merupakan suatu representasi vektor biner dari kumpulan latensi yang terlarang. Ia memiliki sejumlah n bit yang dimulai dari bit yang paling tidak signifikan, bit ke-i bernilai 1 jika i merupakan Iatensi terlarang danjika tidak bemilai 0; sehingga kita tulis: (9.1) dimana c; = I jika i ada di dalam F dan c; = 0 jika sebaliknya. s, X X X 3, 5,8 s, X X X s, X X 5 s X X 2 FOfbtddln last: F : 2. J. 5, 8! Collision vector. C ( ) Gam bar 9-20 F dan C pada sebuah tabel reservasi Contoh 9.7 Anggaplah Ct = ( ) merupakan vektor tubrukan awal pada pipeline yang diperlihatk.an oleh Gambar Karena itu, S saat ini menyimpan Ct. Asumsikan
19 Gambar 9-21 Diagram state untuk pipeline pada Gambar 9-20 T, T2 TJ s, s, T, T1 Tl r, Tl T, T2 TJ T, T2, T s 6 7 Ti me f a) ' Latency cycle 1 T, T2 TJ r.. T, T2 T, T2 T3 r.. TJ T.. s, T, T2 T, T2 T, T2 TJ T.. TJ T.. Tl r.. Ts Time lbl latency cycle 1,6 Gam bar 9-19 Siklus latensi yang berbeda untuk sebuah pipeline
20 bahwa terjadi sebuah inisiasi baru setelah 4 unit waktu. Hal ini mungkin terjadi karena setelah empat kali penggeseran Smenjadi ( ) dan output terakhimya bemilai 0. Pengoperasian OR terhadap S dengan Ct akan menghasilkan ( ), yang merupakan nilai S yang baru. Berdasarkan nilai S ini, suatu inisiasi baru tidak dapat terjadi pada unit waktu berikutnya. Jika terjadi maka inisiasi itu' tidak akan bertubrukan dengan pendahulunya, namun akan bertubrukan dengan inisiasi sebelum pendahulunya. lnilah kasus yang ditunjukkan oleh Gambar 9-19(a). TABEL 9.1 SIKLUS LATENSI SEDERHANA UNTUK PIPELINE PADA GAMBAR 9-21 Siklus Sederhana A A-B A-B-C A-B-e-n A-C A-C-D A-D A-D-C c Latensi Rata-rata 6,0 s.o , ,667 5, C-D 5.5 Siklus serakah + Latensi rata-rata minimum
21 Contoh 9.8 Dalam diagram state pada Gambar 9-21, suatu kumpulan yang berurutan {A, C, D} membentuk suatu siklus. Dimulai dari state A, transisi 7 dapat diikutkan ke state C, transisi 4 dapat diikutkan ke stated dan kemudian transisi 6 atau 9+ dapat diikutkan kernbali ke state A. Siklus ini sederhana dan juga dapat diwakilkan sebagai {7, 4, 6}. Perhatikan, karena state dan transisinya dalam suatu urutan tertentu membentuk suatu siklus, state-state yang sama dapat membentuk suatu siklus yang berbeda dengan urutan yang berbeda. Untuk seluruh siklus, latensi rata-rata dihitung sebagai total latensi di dalam siklus dibagi jumlah state dalam siklus. Misalnya, latensi rata-rata dari siklus state A,D dan C pada Gambar 9-21 adalah ( )/3 = 5,667. Perhatikan bahwa suatu siklus tidak harus dimulai dari state awal. Pada Gambar 9-21, ada suatu siklus antara state D dan C yang latensi rata-ratanya sebesar (7 + 4)/2 = 5,5. Untuk mengoptimalkan strategi pengendalian pada pipeline tersebut, siklus latensi terbaik yang akan digunakan adalah siklus latensi yang mempunyai lateosi rata-rata paling rendah (MAL atau minimum average latency). Tabel 9.1 memperlihatkan semua siklus sederhana untuk diagram state pada Gambar MAL untuk pipeline ini adalah sebesar 4,25 unit waktu. Meskipun strategi itu benar untuk diagram state pada Gambar 9-21, pemilihan path latensi terpendek dari setiap state;dikena] sebagai siklus serakah (greedy cycle), tidak selalu merupakan siklus yang optimal. Sebagai contoh, perhatikan tabel reservasi pada Gambar 9-22(a). Dapat kita lihat dalam diagram state pada Gambar 9-22(b) dan tabel yang berhubungan dengan Gambar 9-22(c), siklus {4} mempunyai latensi rata-rata yang lebih ndah panjang lebih efisien bagi kita untuk menunggu latensi keempat sebelum membuat inisiasi kedua daripada memulainya pada latensi ketiga.
22 F \1.2.S.6.i c f ) 11111ll 4 {b) State d ram Simpll! Cvctes A Latencv Grwdy cycle 3. s 5..5 'MAL ' 4, 8 6 td Semple laun.:y lei
23 Shorntop OpenndA Parttal wm Operand 8 Multtply Parttai carry I como ement Sign hcance..n.n Result C Input Dlvtde and S.gn f cano! complement!ic;uan: root count Gam bar 9-25 Pipeline perkalian floating-point pada CYBER 205 (Courtesy of Control Data Corporation) Jika operand A dan B akan dikalikan, pertama-tama kedua operand tersebut melewati stage perkalian, yang menghasilkan produk mantissa. Kemudian stage penggabunganlkomplemen (merge/complement) menambahkan eksponen-eksponen mereka. Terakhir, angka floating point yang dihasilkan kita nonnalisir di dalam stage pergeseran signifikan (significant shift). Baik operasi pembagian ataupun akar pangkat dua memerlukan pengurangan mantissa suatu operand dari operand lainnya (lihat algorithma pem bagian pada Bagian 2.3). Untuk memungkinkan hal tersebut, operand yang sesuai dikomple- Multiply M Input complement Drvlde ld squant mot Men)elcomplemen t S'9"4r.ance count Sigrnficanashtft M M D 0 0 D s s s s (t) Mulhply (b) Dcv!de Gambar 9-26 TabeJ reservasi untuk pipeline pada Gambar 9-25 (M = multiply (perkalian), D =divide (pembagian), S = square root (akar kuadrat)
24 l Gambar 9-27 Masalah perulangan s, z, z, z3 z. z5 z& z, X, xl xl x. )( X x, x, x2 xl x. X x, x, x, xl x. I x5 x. x., z.!.t Bloctd s, z, Zz zl x, X 2 / Z, T x,.z2 x, X1i Z, 1 x,:z, x, X:,'Z, xl.'zl r x.,.z, s Time z. :1 Pi1)eline wtd\ connection (dl Rewlting time Gambar 9-18 Pipeline berulang dengan 3 stage
25 X. l Func:uon g - zj_:-:7 Functton f: 1 stages Z, [!] 31 A Gam bar 9-29 Pipeline bagi masalah perulangan
26 A[I1 l A(I) Four ttage adder r:l K suga of L.:J noncompute del1ys A[l- 5] A[l - 6\ - A[I - 71 A[l - 81 A(l-9] +A(I-101 -All-111 Four-nq ldde1' Clll ' A[l All- t3l - A[l AU- 15] (Bll- 41l 8(1-151 A(]- 15] + A(l- 16],.. Ali- 17] + A(l- 18] + BU- 191 Gam bar 9-30 Pipeline untuk fungsi perulangan yang baru
27 Multithreading Sistem SMP mengizinkan beberapa thread untuk berjalan secara bersamaan dengan menyediakan banyak physical processor. Ada sebuah strategi alternatif yang lebih cenderung untuk menyediakan logical processor daripada physical processor. Strategi ini dikenal sebagai SMT (Symetric Multithreading). SMT juga biasa disebut teknologi hyperthreading dalam prosesor intel. Ide dari SMT adalah untuk menciptakan banyak logical processor dalam suatu physical processor yang sama dan mempresentasikan beberapa prosesor kepada sistem operasi. Setiap logical processor mempunyai state arsitekturnya sendiri yang mencakup general purpose dan machine state register. Lebih jauh lagi, setiap logical prosesor bertanggung jawab pada penanganan interupsinya sendiri, yang berarti bahwa interupsi cenderung dikirimkan ke logical processor dan ditangani oleh logical processor bukan physical processor. Dengan kata lain, setiap logical processor men- share resource dari physical processor- nya, seperti cache dan bus. Gambar di atas mengilustrasikan suatu tipe arsitektur SMT dengan dua physical processor dengan masing- masing punya dua logical processor. Dari sudut pandang sistem operasi, pada sistem ini terdapat empat prosesor. Perlu diketahui bahwa SMT adalah fitur yang disediakan dalam hardware, bukan software, sehingga hardware harus menyediakan representasi state arsitektur dari setiap logical processor sebagaimana representasi dari penanganan interupsinya.
28 Sistem operasi tidak perlu didesain khusus jika berjalan pada sistem SMT, akan tetapi performa yang diharapkan tidak selalu terjadi pada sistem operasi yang berjalan pada SMT. Misalnya, suatu sistem memiliki 2 physical processor, keduanya idle, penjadwal pertama kali akan lebih memilih untuk membagi thread ke physical processor daripada membaginya ke logical processor dalam physical processor yang sama, sehingga logical processor pada satu physical processor bisa menjadi sibuk sedangkan physical processor yang lain menjadi idle Multicore Multicore microprocessor adalah kombinasi dua atau lebih prosesor independen ke dalam sebuah integrated circuit (IC). Pada umumnya, multicore mengizinkan perangkat komputasi untuk memeragakan suatu bentuk thread- level paralelism (TLP) tanpa mengikutsertakan banyak prosesor terpisah. TLP lebih dikenal sebagai chip- level multiprocessing. Keuntungan Multicore? Meningkatkan performa dari operasi cache snoop (bus snooping). Bus snooping adalah suatu teknik yang digunakan dalam sistem pembagian memori terdistribusi dan multiprocessor yang ditujukan untuk mendapatkan koherensi pada cache. Hal ini dikarenakan sinyal antara CPU yang berbeda mengalir pada jarak yang lebih dekat, sehingga kekuatan sinyal hanya berkurang sedikit. Sinyal
29 dengan kualitas baik ini memungkinkan lebih banyak data yang dikirimkan dalam satu periode waktu dan tidak perlu sering di- repeat.? Secara fisik, desain CPU multicore menggunakan ruang yang lebih kecil pada PCB (Printed Circuit Board) dibandingkan dengan desain multichip SMP.? Prosesor dual- core menggunakan sumber daya lebih kecil dibandingkan dengan sepasang prosesor dual- core.? Desain multicore memiliki resiko design error yang lebih rendah daripada desain single- core Kerugian Multicore? Dalam hal sistem operasi, dibutuhkan penyesuaian pada software yang ada untuk memaksimalkan kegunaan dari sumber daya komputasi yang disediakan oleh prosesor multicore. Kemampuan prosesor multicore untuk meningkatkan performa aplikasi juga bergantung pada jumlah penggunaan thread dalam aplikasi tersebut.? Dari sudut pandang arsitektur, pemanfaatan daerah permukaan silikon dari desain single- core lebih baik daripada desain multicore.? Pengembangan chip multicore membuat produksinya menjadi turun karena bertambahnya tingkat kesulitan untuk mengatur suhu pada chip yang padat Pengaruh Multicore Terhadap Software. Keuntungan software dari arsitektur multicore adalah kode- kode dapat dieksekusi secara paralel. Dalam sistem operasi, kode- kode tersebut dieksekusi dalam thread- thread atau proses- proses yang terpisah. Setiap aplikasi pada sistem berjalan pada prosesnya sendiri sehingga aplikasi paralel akan mendapatkan keuntungan dari arsitektur multicore. Setiap aplikasi harus tertulis secara spesifik untuk memaksimalkan penggunaan dari banyak thread. Banyak aplikasi software tidak dituliskan dengan menggunakan thread- thread yang concurrent karena tingkat kesulitan yang tinggi dalam pembuatannya. Concurrency memegang peranan utama dalam aplikasi paralel yang sebenarnya. Langkah- langkah dalam mendesain aplikasi paralel adalah sebagai berikut: Partioning
30 Tahap desain ini dimaksudkan untuk membuka peluang awal pengeksekusian secara paralel. Fokus dari tahap ini adalah mempartisi sejumlah besar tugas dalam ukuran kecil dengan tujuan menguraikan suatu masalah menjadi butiran- butiran kecil Communication Tugas- tugas yang telah terpartisi diharapkan dapat langsung dieksekusi secara parallel. Akan tetapi, pada umumnya tidak bisa, karena eksekusi berjalan secara independen. Pelaksanaan komputasi dalam satu tugas membutuhkan asosiasi data antara masing- masing tugas. Kemudian data harus berpindah- pindah antar tugas dalam melangsungkan komputasi. Aliran informasi inilah yang dispesifikasi dalam fase communication Agglomeration Pada tahap ini kita pindah dari sesuatu yang abstrak ke sesuatu yang konkret. Kita tinjau kembali kedua tahap di atas dengan tujuan untuk mendapatkan algoritma pengeksekusian yang lebih efisien. Kita pertimbangkan juga apakah perlu untuk menggumpalkan (agglomerate) tugas- tugas pada fase partition menjadi lebih sedikit, dengan masing- masing tugas berukuran lebih besar. Mapping Dalam tahap yang keempat dan terakhir ini, kita menspesifikasi di mana tiap tugas akan dieksekusi. Masalah mapping ini tidak muncul pada uniprocessor yang menyediakan penjadwalan tugas. Pada sisi server, prosesor multicore menjadi ideal karena server mengizinkan banyak user untuk melakukan koneksi ke server secara simultan. Oleh karena itu, Web server dan application server mempunyai throughput yang lebih baik. Hyperthreading
31 Intel Hyper-Threading Technology merupakan sebuah teknologi mikroprosesor yang diciptakan oleh Intel Corporation pada beberapa prosesor dengan arsitektur Intel NetBurst dan Core, semacam Intel Pentium 4, Pentium D, Xeon, dan Core 2. Teknologi ini diperkenalkan pada bulan Maret 2002 dan mulanya hanya diperkenalkan pada prosesor Xeon (Prestonia). Prosesor dengan teknologi ini akan dilihat oleh sistem operasi yang mendukung banyak prosesor seperti Windows NT, Windows 2000, Windows XP Professional, Windows Vista, dan GNU/Linux sebagai dua buah prosesor, meski secara fisik hanya tersedia satu prosesor. Dengan dua buah prosesor dikenali oleh sistem operasi, maka kerja sistem dalam melakukan eksekusi setiap thread pun akan lebih efisien, karena meskipun sistem-sistem operasi tersebut bersifat multitasking, sistem-sistem operasi tersebut melakukan eksekusi terhadap proses secara sekuensial (berurutan), dengan sebuah algoritma antrean yang disebut dengan dispatching algorithm Kebutuhan Sistem Hyper-Threading Sebuah prosesor yang mendukung teknologi Hyper-Threading membutuhkan beberapa komponen berikut ini: chipset motherboard yang mendukung teknologi Intel Hyper-Threading. Chipset yang dimaksud adalah Intel 845PE, Intel 865, Intel 875P, Intel 915, Intel 920, Intel 945, Intel 950, Intel 965, Intel 975.
32 Gambar 10: Hyper-threaded CPU BIOS yang mendukung teknologi Hyper-Threading. Sistem operasi yang mendukung banyak prosesor seperti Windows 2000, Windows XP, serta GNU/Linux versi ke atas. Pada sistem yang mendukung, sebagai contoh, Device Manager Windows XP akan menampilkan 2 buah prosesor dengan spesifikasi yang sama.
33 Referesi Henderson, Harry. Encyclopedia of Computer Science and Technology, Facts on File Stallings, William. Computer Organization and Architecture, Prentice Hall Wikipedia.org Multipengolahan Diakses 10 Desember Multiprocesing-english language Diakses 8 Desember Multiprocesor Diakses 10 Desember Materi Arkom Smt.3-gunadarma Diakses 9 Desember Stalling William, 2010 Computer Organization and Architecture : Designing Fpr Performance 8th edition. Prentice Hall komputer_pipeline.pdf
PAPER PIPELINE INSTRUKSI
PAPER PIPELINE INSTRUKSI ARSITEKTUR DAN ORGANISASI KOMPUTER Dosen : Drs. Eko Polosoro, M.Eng, M.M Kelompok: Muhammad Akbar (1111601058) Rano Kurniawan (1111601074) Taufik Tirkaamiasa (1111601082) MAGISTER
Lebih terperinciPipeline. Paper Organisasi Komputer
Pipeline Paper Organisasi Komputer Kelompok 3 : 1. Asep Wahyudi Zein ( 1111600084 ) 2. Dian Parikesit ( 1111600092 ) 3. Hasto Gesang W ( 1111600100 ) Magister Komputer - Universitas Budi Luhur 2011 DAFTAR
Lebih terperinciHendy Kusumo Nugroho ( kelas A)
Review bab 15 "Penjadwalan Prosesor Jamak" Anggota kelompok : Andri Sattria (0606104196 - kelas A) Freddy Setiawan (0606104252 - kelas A) Hendy Kusumo Nugroho (0606101420 - kelas A) R. Brahmastro K ( 1205000746
Lebih terperinciPipeline adalah suatu cara yang digunakan untuk melakukan sejumlah kerja secara bersama tetapi dalam tahap yang berbeda yang dialirkan secara kontinu
KELOMPOK V : 1. LUH GEDE MARTINI (12101015) 2. I KADEK MAWAN (12101200) 3. I NYOMAN SUARJANA (12101046) 4. I DEWA MADE AWIDIYA (12101078) 5. DW A. GIOVANY ANGGA INDRYA (12101009) Pipeline adalah suatu
Lebih terperinciPipeline pada x86. Sebagai contoh : Instruksi 1 : ADD AX,AX Instruksi 2 : ADD BX,CX
Pipeline pada x86 Karena untuk setiap tahap pengerjaan instruksi, komponen yang bekerja berbeda, maka dimungkinkan untuk mengisi kekosongan kerja di komponen tersebut. Sebagai contoh : Instruksi 1 : ADD
Lebih terperinciStruktur Sistem Komputer
Struktur Sistem Komputer ARSITEKTUR UMUM SISTEM KOMPUTER Sistem Komputer Sistem komputer terdiri atas CPU dan sejumlah perangkat pengendali yang terhubung melalui sebuah bus yang menyediakan akses ke memori
Lebih terperinciFrom M.R Zargham s book (Chapter 3.1)
PIPELINE HAZARD From M.R Zargham s book (Chapter 3.1) Pada Bab ini pembahasan akan meliputi: Struktur Pipeline Pengukuran Performance Jenis-jenis Pipeline Instruksi Pipeline Aritmatika Pipeline 1. Struktur
Lebih terperinciBAB II LANDASAN TEORI
A II LANDASAN TEORI 2.1 Komputasi Paralel Teknologi komputasi paralel sudah berkembang lebih dari dua dekade, penggunaannya semakin beragam mulai dari kebutuhan perhitungan di laboratorium fisika nuklir,
Lebih terperinciKonsep Organisasi dan Arsitektur Komputer (Pertemuan ke-2)
Konsep Organisasi dan Arsitektur Komputer (Pertemuan ke-2) Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Januari 2016 Pokok Bahasan Pendahuluan Arsitektur
Lebih terperinciThread, SMP, dan Microkernel (P ( e P rtemuan ua ke-6) 6 Agustus 2014
Thread,, SMP, dan Microkernel (Pertemuan ke-6) Agustus 2014 Pokok Bahasan Pokok Bahasan: Thread, SMP, dan Microkernel Sub Pokok Bahasan: Multithreading Fungsionalitas thread Jenis-jenis thread TIU: Mahasiswa
Lebih terperinciHal-hal yang perlu dilakukan CPU adalah : 1. Fetch Instruction = mengambil instruksi 2. Interpret Instruction = Menterjemahkan instruksi 3.
PERTEMUAN 1. Organisasi Processor #1 Hal-hal yang perlu dilakukan CPU adalah : 1. Fetch Instruction = mengambil instruksi 2. Interpret Instruction = Menterjemahkan instruksi 3. Fetch Data = mengambil data
Lebih terperinciStruktur Fungsi CPU. Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 03 --
Struktur Fungsi CPU Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 03 -- This presentation is revised by @hazlindaaziz, STMIK, 2014 Main Material: Acknowledgement
Lebih terperinciOrganisasi & Arsitektur. Komputer. Org & Ars komp Klasifikasi Ars Komp Repr Data
Organisasi & Arsitektur Komputer Org & Ars komp Klasifikasi Ars Komp Repr Data Organisasi berkaitan dengan fungsi dan desain bagianbagian sistem komputer digital yang menerima, menyimpan dan mengolah informasi.
Lebih terperinciStruktur Sistem Komputer
Struktur Sistem Komputer Pengampu Mata Kuliah Casi Setianingsih (CSI) Hp : 081320001220 (WA Only) Email Tugas : casie.sn@gmail.com Email Tel-U : setiacasie@telkomuniversity.ac.id Komposisi Penilaian Quiz
Lebih terperinciSTRUKTUR CPU. Arsitektur Komputer
STRUKTUR CPU Arsitektur Komputer Tujuan Mengerti struktur dan fungsi CPU yaitu dapat melakukan Fetch instruksi, interpreter instruksi, Fetch data, eksekusi, dan menyimpan kembali. serta struktur dari register,
Lebih terperinciDisusun Oleh: Agenda. Terminologi Klasifikasi Flynn Komputer MIMD. Time Sharing Kesimpulan
Multiprocessor - Time Sharing Arsitektur dan Organisasi Komputer Disusun Oleh: Iis Widya Harmoko Ronal Chandra Yoga Prihastomo Magister Ilmu Komputer Universitas Budi Luhur Agenda Agenda presentasi adalah
Lebih terperinciCENTRAL PROCESSING UNIT (CPU) Sebuah mesin tipe von neumann
CENTRL PROCESSING UNIT (CPU) rsitektur dasar mesin tipe von neumann menjadi kerangka referensi pada komputer digital umum (general-purpose) modern. 3 bagian fundamental tersebut adalah: Data bus Data bus
Lebih terperinciSISTEM OPERASI THREAD DAN MULTITHREADING
SISTEM OPERASI THREAD DAN MULTITHREADING D3 Komputer dan Sistem Informasi Sekolah Vokasi Universitas Gadjah Mada 2011 A. Thread Thread adalah unit terkecil dalam suatu proses yang bisa dijadwalkan oleh
Lebih terperinciOrganisasi Sistem Komputer
LOGO Organisasi Sistem Komputer OSK 10 Reduced Instruction Set Computer Pendidikan Teknik Elektronika FT UNY Perkembangan Komputer RISC Family concept melepaskan arsitektur mesin dari implementasinya.
Lebih terperinciCHAPTER 16 INSTRUCTION-LEVEL PARALLELISM AND SUPERSCALAR PROCESSORS
CHAPTER 16 INSTRUCTION-LEVEL PARALLELISM AND SUPERSCALAR PROCESSORS Apa itu superscalar? Salah satu jenis dari arsitektur, dimana superscalar adalah sebuah uniprocessor Suatu rancangan untuk meningkatkan
Lebih terperinciMATA KULIAH: PIPELINING PERTEMUAN 12
MATA KULIAH: 1 PERTEMUAN 12 PIPELINING PRODI PENDIDIKAN TEKNIK INFORMATIKA DAN KOMPUTER JURUSAN PENDIDIKAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS NEGERI MAKASSAR 2011 BY AYU ANGGRIANI H BY AYU ANGGRIANI
Lebih terperinciDiktat Kuliah - Pipeline
Mikroprosesor dan Antarmuka Diktat Kuliah - Pipeline Nyoman Bogi Aditya Karna Sisfo IMTelkom bogi@imtelkom.ac.id http://bogi.blog.imtelkom.ac.id Institut Manajemen Telkom http://www.imtelkom.ac.id Proses
Lebih terperinciARSITEKTUR DAN ORGANISASI KOMPUTER
ARSITEKTUR DAN ORGANISASI KOMPUTER PART 3: THE CENTRAL PROCESSING UNIT CHAPTER 12: PROCESSOR STRUCTURE AND FUNCTION PRIO HANDOKO, S.KOM., M.T.I. CHAPTER 12: PROCESSOR STRUCTURE AND FUNCTION Kompetensi
Lebih terperinciKompleksitas Algoritma Rank Sort dan Implementasi pada Parallel Programming Dengan Menggunakan OpenMP
Kompleksitas Algoritma Rank Sort dan Implementasi pada Parallel Programming Dengan Menggunakan OpenMP Muhammad Indra NS - 23515019 1 Program Magister Informatika Sekolah Teknik Elektro dan Informatika
Lebih terperinciMateri 3. Komponen Mikrokomputer SYSTEM HARDWARE DAN SOFTWARE DADANG MULYANA
Materi 3 SYSTEM HARDWARE DAN SOFTWARE DADANG MULYANA dadang mulyana 2012 1 Komponen Mikrokomputer Video display (jenis dan resolusi) Keyboard Drive Disk Unit system Prosessor Pendukung dadang mulyana 2012
Lebih terperinciThread. pada satu waktu. menjalankan banyak tugas/thread. yang sama
Thread 1 Thread Proses dengan thread tunggal proses menjalankan satu tugas pada satu waktu Sistem operasi modern multithread proses menjalankan banyak tugas/thread pada satu waktu Contoh : secara bersamaan
Lebih terperinciPERTEMUAN. 1. Organisasi Processor. 2. Organisasi Register
PERTEMUAN. Organisasi Processor Hal-hal yang perlu dilakukan CPU adalah ::.. Fetch Instruction = mengambil instruksi 2. 2. Interpret Instruction = Menterjemahkan instruksi 3. 3. Fetch Data = mengambil
Lebih terperinciTUGAS SISTEM OPERASI THREAD
TUGAS SISTEM OPERASI THREAD Nama kelompok : AWRESTI ILMA F. MEILISTA MITO E. MELISA DIAH NURHANA TRI U. (DPA/2974) (DPA/3112) (DPA/0000) (DPA/3190) SEKOLAH VOKASI PRODI KOMPUTER & SISTEM INFORMASI YOGYAKARTA
Lebih terperinciORGANISASI DAN ARSITEKTUR KOMPUTER MIPS
ORGANISASI DAN ARSITEKTUR KOMPUTER MIPS Microprocessor without Interlocked Pipeline Stages Nama : Mona Leonike Lanith Nim : 130102028 Program Studi : Sistem Informasi Kelas : A PENGERTIAN MIPS MIPS (Microprocessor
Lebih terperinciCPU-Z. Nama : Diemas Egy P. Sekolah : SMKN 5 Malang
Nama : Diemas Egy P. Sekolah : SMKN 5 Malang CPU-Z Banyak pengguna komputer yang belum mengetahui spesifikasi komputer miliknya, teknologi dan jenis prosesor, atau memori, padahal informasi tersebut sangat
Lebih terperinciDua komponen yang menjalankan proses dalam komputer, yaitu : Central Processing Unit (CPU) Memory Kedua komponen tersebut terletak pada Motherboard.
Dua komponen yang menjalankan proses dalam komputer, yaitu : Central Processing Unit (CPU) Memory Kedua komponen tersebut terletak pada Motherboard. Merupakan papan sirkuit utama dari komputer. Penghubung
Lebih terperinciSATUAN ACARA PERKULIAHAN
Topik Bahasan : Konsep Organisasi dan Arsitektur Sistem Komputer Tujuan Pembelajaran Umum : Mahasiswa dapat memaparkan tentang organisasi dan arsitektur komputer melihat bagaimana (kompetensi) rancangan
Lebih terperinciHanif Fakhrurroja, MT
Pertemuan 12 Organisasi Komputer Pipeline, Processor RISC dan CISC Hanif Fakhrurroja, MT PIKSI GANESHA, 2013 Hanif Fakhrurroja @hanifoza hanifoza@gmail.com http://hanifoza.wordpress.com Sub-siklus Instruksi
Lebih terperinciFORMULIR Satuan Acara Pengajaran
Universitas Bina Darma Formulir : FRM/KUL/01/02 SATUAN ACARA PENGAJARAN MATA KULIAH : ARSITEKTUR KOMPUTER Riwayat Perubahan Dokumen Tanggal Perubahan Revisi No. Halaman Perubahan Dibuat Oleh Diperiksa
Lebih terperinciSTRUKTUR FUNGSI CPU. Menjelaskan tentang komponen utama CPU. Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register
Organisasi Komputer STRUKTUR FUNGSI CPU 1 Tujuan Menjelaskan tentang komponen utama CPU dan Fungsi CPU Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register Menjelaskan
Lebih terperinciintruksi kepada CPU untuk mengakses sistem operasi. BIOS tersimpan pada Read Only
1. Software Komputer adalah sekumpulan komponen-komponen canggih yang dapat melakukan perhitungan kompleks dengan cepat. Kita sangat membutuhkan peranan komputer untuk menyelesaikan permasaahan kita sehari
Lebih terperinciPROSES. Sistem Terdistribusi
PROSES PERT 3. Sistem Terdistribusi Konsep Proses Proses : suatu program yang sedang dieksekusi. Eksekusi proses dilakukan secara berurutan Dalam proses terdapat Program counter : menunjukkan instruksi
Lebih terperinciPENDAHULUAN. -. Pengolahan data numerik dalam jumlah yang sangat besar. -. Kebutuhan akan ketersediaan data yang senantiasa up to date.
PENDAHULUAN 1 Kebutuhan akan Pengolahan Paralel Motivasi : - Pengolahan data numerik dalam jumlah yang sangat besar - Kebutuhan akan ketersediaan data yang senantiasa up to date Contoh 11 : Simulasi sirkulasi
Lebih terperinciOrganisasi Komputer. Candra Ahmadi, MT
Organisasi Komputer Candra Ahmadi, MT Tujuan Menjelaskan tentang komponen utama CPU dan Fungsi CPU Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register Menjelaskan
Lebih terperinciPertemuan 2 Organisasi Komputer II. Struktur & Fungsi CPU (I)
Pertemuan 2 Organisasi Komputer II Struktur & Fungsi CPU (I) 1 Menjelaskan tentang komponen utama CPU dan Fungsi CPU Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register
Lebih terperinciThread Proses merupakan sebuah program yang mengeksekusi THREAD tunggal. Kendali thread tunggal ini hanya memungkinkan proses untuk menjalankan satu t
Thread Thread Proses merupakan sebuah program yang mengeksekusi THREAD tunggal. Kendali thread tunggal ini hanya memungkinkan proses untuk menjalankan satu tugas pada satu waktu. Banyak sistem operasi
Lebih terperinciBAB 4 PERANCANGAN ARSITEKTUR 2K FFT-IFFT CORE
BAB 4 PERANCANGAN ARSITEKTUR 2K FFT-IFFT CORE Pada bab ini dibahas mengenai perancangan arsitektur 2k FFT-IFFT Core berdasarkan model Matlab yang telah dibuat sebelumnya. Terdapat dua pendekatan arsitektur
Lebih terperinci7.1 Pendahuluan. 7.2 Central Processing Unit (CPU)
Bab 7 Prosesor Dan Memori 7.1 Pendahuluan Alat pemroses adalah alat dimana instruksi-instruksi program diproses untuk mengolah data yang sudah dimasukkan melalui alat input dan hasilnya akan ditampilkan
Lebih terperinciArtikel Perbedaan Proses Dan Thread. Disusun Oleh : Nama : Rozy Putra Pratama NIM : Prodi : Sistem Informasi
Artikel Perbedaan Proses Dan Thread Disusun Oleh : Nama : Rozy Putra Pratama NIM : 13121021 Prodi : Sistem Informasi Prodi Sistem Informasi Fakultas Teknologi Informasi Universitas Mercu Buana Yogyakarta
Lebih terperinciApa yang akan dipelajari?
Concurrency: Mutual Exclusion dan Sinkronisasi (Pertemuan ke-8) Pendahuluan Apa yang akan dipelajari? Ruang lingkup concurrency Contoh kasus perlunya concurrency Jenis interaksi antar proses Mekanisme
Lebih terperinciTUGAS SISTEM OPERASI
TUGAS SISTEM OPERASI PERBEDAAN PROSES DAN THREAD Disusun Oleh: Nim : 13121041 Nama : EMI AGUSTINA Kelas : Pagi/21 PROGRAM STUDI SISTEM INFORMASI FAKULTAS TEKNOLOGI INFORMASI UNIVERSITAS MERCU BUANA YOGYAKARTA
Lebih terperinciKEBUTUHAN KOMPUTER PARALEL
PEMROSESAN KEBUTUHAN KOMPUTER Simulasi sirkulasi global laut di Oregon State University Lautan dibagi ke dalam 4096 daerah membentang dari timur ke barat, 1024 daerah membentang dari utara ke selatan dan
Lebih terperinci1. Disk Schedulling 2. Buffering
1. Disk Schedulling Biasanya prosesor jauh lebih cepat daripada disk, sehingga sangat mungkin bahwa akan ada beberapa permintaan Disk yang harusnya diproses namun disk tersebut belum siap memprosesnya.
Lebih terperinciORGANISASI KOMPUTER DASAR
ORGANISASI KOMPUTER DASAR A. KOMPONEN SISTEM Sebuah komputer moderen/digital dengan program yang tersimpan di dalamnya merupakan sebuah system yang memanipulasi dan memproses informasi menurut kumpulan
Lebih terperinciProses dan Threads Dalam SISTEM OPERAS
Proses dan Threads Dalam SISTEM OPERAS DISUSUN OLEH: Nama : Bram Dermawan NIM : 13121020 Kelas : 21 PROGRAM STUDI SISTEM INFORMASI FAKULTAS TEKNOLOGI INFORMASI UNIVERSITAS MERCU BUANA YOGYAKARTA TA 2015
Lebih terperinciPERANGKAT LUNAK & DESAIN PERANGKAT KERAS
PERANGKAT LUNAK & DESAIN PERANGKAT KERAS Tingkatan Dalam Arsitektur Komputer Ada sejumlah tingkatan dalam konstruksi dan organisasi sistem komputer. Perbedaan paling sederhana diantara tingkatan tersebut
Lebih terperinciWilliam Stallings Computer Organization and Architecture
William Stallings Computer Organization and Architecture Chapter 3 Sistem Bus (sistem dan struktur interkoneksi komputer) Konsep Program Sistem Hardware-nya tidak dapat diubah-ubah Fungsi kerja hardware
Lebih terperinciprosesor berarsitektur "Core 2" dengan 4 inti
P4 Materi Tambahan Perkembangan dan Evolusi Komputer Intel Duo Core dan Keluarga -nya Core merupakan merek Dagang Intel untuk arsitektur baru Prosesornya yang mengacu kepada teknologi prosesor komputer
Lebih terperinciPenggunaan Algoritma Paralel dalam Optimasi Prosesor Multicore
Penggunaan Algoritma Paralel dalam Optimasi Prosesor Multicore Rafi Ramadhan 13512075 Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi Bandung, Jl. Ganesha 10
Lebih terperinciMEMORY PROCESSOR AMD
MEMORY PROCESSOR AMD Disusun Oleh: Nim: 14111092 Nama: Nurpadilah Kelas: 21 PROGRAM STUDI TEKNIK INFORMATIKA FAKULTAS TEKNOLOGI INFORMASI UNIVERSITAS MERCUBUANA YOGYAKARTA DAFTAR ISI: Daftar Isi.....2
Lebih terperinciMikroprosesor. Nuryono Satya Widodo, S.T.,M.Eng. Mikroprosesor 1
Mikroprosesor Nuryono Satya Widodo, S.T.,M.Eng. Mikroprosesor 1 Mikroprosesor Mikroprosesor(µP): suatu rangkaian digital yang terdiri atas 3 bagian utama, yaitu : ALU (Arithmetic and Logic Unit), Register
Lebih terperinciOrganisasi Komputer II STMIK AUB SURAKARTA
Organisasi Komputer II STMIK AUB SURAKARTA Fetch : membaca instruksi berikutnya dari memori ke dalam CPU Execute : menginterpretasikan opcode dan melakukan operasi yang diindikasikan Interrupt : Apabila
Lebih terperinciPenjadwalan CPU. Badrus Zaman
Penjadwalan CPU Badrus Zaman Penjadwalan CPU Konsep Dasar dan Definisi Kriteria Penjadualan Algoritma Penjadualan Konsep Dasar Penjadwalan SO modern umumnya merupakan sistem multitasking. Tujuan Utama
Lebih terperinciOperating System. Thread. Fak. Teknik Jurusan Teknik Informatika Universitas Pasundan. Dosen : Caca E. Supriana, S.Si
Operating System Thread Fak. Teknik Jurusan Teknik Informatika Universitas Pasundan Dosen : Caca E. Supriana, S.Si caca_emile@yahoo.co.id Threads Thread adalah sebuah alur kontrol dari sebuah proses. Suatu
Lebih terperinciOrganisasi Komputer II STMIK-AUB SURAKARTA
PROSESOR SU PERSK ALAR Organisasi Komputer II STMIK-AUB SURAKARTA What is Superscalar? Salah satu rancangan untuk meningkatkan kecepatan CPU Instruksi umum (arithmetic, load/store, conditional branch)
Lebih terperinciKarakteristik Instruksi Mesin
PERTEMUAN Karakteristik Instruksi Mesin Instruksi mesin (machine intruction) yang dieksekusi membentuk suatu operasi dan berbagai macam fungsi CPU. Kumpulan fungsi yang dapat dieksekusi CPU disebut set
Lebih terperinciCENTRAL PROCESSING UNIT (CPU)
CENTRL PROCESSING UNIT (CPU) rsitektur dasar mesin tipe von neumann menjadi kerangka referensi pada komputer digital umum (general-purpose) modern. 3 bagian fundamental tersebut adalah: Data bus Data bus
Lebih terperinciKLASIFIKASI ARSITEKTURAL
ArKom 02 (Klasifikasi Sistem Komputer) PDF 2 / 1-9 KLASIFIKASI ARSITEKTURAL Ada 3 skema klasifikasi arsitektural sistem komputer, yaitu: 1. Klasifikasi Flynn Didasarkan pada penggandaan alur instruksi
Lebih terperinciPROSES DAN THREADS DALAM SISTEM OPERASI
Nama : Tsani Agustin Aghnia Toibin.S Nim : 14111085 Prodi : Teknik Informatika Kelas : 21 PROSES DAN THREADS DALAM SISTEM OPERASI Proses Proses adalah keadaan ketika sebuah program sedang di eksekusi.
Lebih terperinciDefinisi (1) ready, dll.) Sering disebut dengan lightweight process. register set, dan stack. sama.
Konsep Thread Definisi (1) Merupakan sebuah status eksekusi (running, ready, dll.) Sering disebut dengan lightweight process Merupakan unit dasar dari penggunaan CPU, yang terdiri dari Thread_ID, program
Lebih terperinciAditya Wikan Mahastama
ARSITEKTUR DAN ORGANISASI KOMPUTER Aditya Wikan Mahastama mahas@ukdw.ac.id Memori dalam CPU: Register dan Cache 5 UNIV KRISTEN DUTA WACANA GENAP 1213 REGISTER A processor register is a small amount of
Lebih terperinciStruktur Sistem Komputer. Abdullah Sistem Informasi Universitas Binadarma
Struktur Sistem Komputer Abdullah Sistem Informasi Universitas Binadarma Pembahasan Operasi Sistem Komputer Struktur I/O Struktur Storage Hirarki Storage Proteksi Perangkat Keras Sistem Arsitektur Umum
Lebih terperinciCara Kerja Processor. Primo riveral. Abstrak. Pendahuluan.
Cara Kerja Processor Primo riveral primo@raharja.info Abstrak Apa itu processor? Processor adalah otak komputer bisa disebut juga dengan CPU. CPU itu alat yang mengontrol keseluruhan sistem komputer khususnya
Lebih terperinciTHREAD Ulir utas thread
THREAD Ulir, utas atau thread (singkatan dari "thread of execution") dalam ilmu komputer, diartikan sebagai sekumpulan perintah (instruksi) yang dapat dilaksanakan (dieksekusi) secara sejajar dengan ulir
Lebih terperinciMultithreading untuk Algoritma Divide and Conquer
Multithreading untuk Algoritma Divide and Conquer Novan Parmonangan Simanjuntak(13509034) Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi Bandung, Jl. Ganesha
Lebih terperinciPENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER CENTRAL PROCESSING UNIT
PENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER CENTRAL PROCESSING UNIT ARSITEKTUR VON NEUMANN DATA BUS DATA BUS INPUT OUTPUT (I/O) UNIT CENTRAL PROCESSING UNIT ADRESS BUS MAIN MEMORY UNIT CONTROL BUS CONTROL
Lebih terperinciBAB IV PENGUJIAN DAN ANALISIS
BAB IV PENGUJIAN DAN ANALISIS Pada bab ini akan dijelaskan tentang pengujian dari masing masing metode computing dan juga analisa dari hasil pengujian tersebut. Pengujian dilakukan pada waktu proses dengan
Lebih terperinciPENGANTAR TEKNOLOGI INFORMASI
PENGANTAR TEKNOLOGI INFORMASI MATERI DAN REFERENSI MATERI UTAMA 1. Konsep Teknologi Informasi 2. Komponen Sistem Komputer - Hardware 3. Komponen Sistem Komputer - Software 4. Sistem Bilangan dan Format
Lebih terperinciSistem terdistribusi Processes, Threads and Virtualization pertemuan 3. Albertus Dwi Yoga Widiantoro, M.Kom.
Sistem terdistribusi Processes, Threads and Virtualization pertemuan 3 Albertus Dwi Yoga Widiantoro, M.Kom. Komunikasi Sistem Komunikasi: bagaimana komunikasi antara object2 dalam sistem terdistribusi,
Lebih terperinciPertemuan ke 6 Set Instruksi. Computer Organization Dosen : Eko Budi Setiawan
Pertemuan ke 6 Set Instruksi Computer Organization Dosen : Eko Budi Setiawan Tujuan Memahami representasi set instruksi, dan jenis-jenis format instruksi Mengetahui jenis-jenis type operand yang digunakan
Lebih terperinciTUGAS SISTEM OPERASI
TUGAS SISTEM OPERASI DI SUSUN OLEH AlFIATUN SUHADA 14121025 UNIVERSITAS MERCUBUANA YOGYAKARTA FAKULTAS TEKNOLOGI INFORMASI PRODI SISTEM INFORMASI 2015-2016 Perbedaan Proses dan Thread 1. Proses Proses
Lebih terperinciMAKALAH SISTEM OPERASI Perbedaan Proses dan Thread. Disusun Oleh : NOVITA ANGGRAINI PUTRI
MAKALAH SISTEM OPERASI Perbedaan Proses dan Thread Disusun Oleh : NOVITA ANGGRAINI PUTRI 13111058 FAKULTAS TEKNOLOGI INFORMASI PROGRAM STUDI TEKNIK INFORMATIKA UNIVERSITAS MERCU BUANA YOGYAKARTA 2015/2016
Lebih terperinciGARIS-GARIS BESAR PROGRAM PENGAJARAN (GBPP)
Mata Kuliah : Arsitektur Komputer Bobot Mata Kuliah : 3 Sks GARIS-GARIS BESAR PROGRAM PENGAJARAN (GBPP) Deskripsi Mata Kuliah : kepada mahasiswa secara mendalam mengenai konsep-konsep dari fungsi dan struktur
Lebih terperinciCPU PERKEMBANGAN ARSITEKTUR CPU. ( Central Processing Unit )
CPU ( Central Processing Unit ) PERKEMBANGAN ARSITEKTUR CPU CPU terdiri dari beberapa bagian yang berbeda yang saling berintegrasi dalam membentuk fungsinya secara bersamaan. Pada bagian ini akan dibahas
Lebih terperinciBAB V SISTEM PENGOLAHAN DATA KOMPUTER (Arsitektur Komputer) "Pengantar Teknologi Informasi" 1
BAB V SISTEM PENGOLAHAN DATA KOMPUTER (Arsitektur Komputer) "Pengantar Teknologi Informasi" Abstraksi Sistem Komputer Secara abstrak level sebuah sistem komputer modern dari level rendah sampai level tertinggi
Lebih terperinciPENDAHULUAN. Motivasi : -. Pengolahan data numerik dalam jumlah yang sangat besar. -. Kebutuhan akan ketersediaan data yang senantiasa up to date.
PENDAHULUAN 1 Kebutuhan akan Pengolahan Paralel Motivasi : - Pengolahan data numerik dalam jumlah yang sangat besar - Kebutuhan akan ketersediaan data yang senantiasa up to date Contoh 11 : Simulasi sirkulasi
Lebih terperinciRENCANA PEMBELAJARAN SEMESTER (RPS)
RENCANA PEMBELAJARAN SEMESTER (RPS) IK2134 ORGANISAI DAN ARSITEKTUR KOMPUTER Disusun oleh: PROGRAM STUDI ILMU KOMPUTASI FAKULTAS INFORMATIKA TELKOM UNIVERSITY LEMBAR PENGESAHAN Rencana Semester (RPS) ini
Lebih terperinciARSITEKTUR KOMPUTER. Satu CPU yang mengeksekusi instruksi satu persatu dan menjemput atau menyimpan data satu persatu.
ARSITEKTUR KOMPUTER Dua element utama pd sistem komputer konvensional: Memory Processor Klasifikasi Arsitektur komputer (Michael Flynn), berdasarkan karakteristiknya termasuk banyaknya processor, banyaknya
Lebih terperinciPerformance. Team Dosen Telkom University 2016
Performance Team Dosen Telkom University 2016 Definisi Performa Pesawat Kapasitas (orang) Jarak Tempuh (mil) Kecepatan (mil/jam) Berat (kg) Boeing 777 375 4630 610 228.750 Boeing 747 470 4150 610 268.700
Lebih terperinciTeknologi Scalar untuk meningkatkan Kinerja Prosesor
MODUL PERKULIAHAN RISC dan CISC Teknologi Scalar untuk meningkatkan Kinerja Prosesor Fakultas Program Studi Tatap Muka Kode MK Disusun Oleh Ilmu Komputer Teknik Informatika 12 15004 Tri Daryanto Abstract
Lebih terperinciCache Memori (bagian 3)
Cache Memori (bagian 3) (Pertemuan ke-13) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Endro Ariyanto Maret 2015 Elemen Perancangan Cache Ukuran (Size) cache Mapping Cache-Main memory
Lebih terperinciArsitektur Komputer. Dua element utama pd sistem komputer konvensional: Memory Processor
Arsitektur Komputer Dua element utama pd sistem komputer konvensional: Memory Processor Klasifikasi Arsitektur komputer (Michael Flynn), berdasarkan karakteristiknya termasuk banyaknya processor, banyaknya
Lebih terperinciBAB I PENDAHULUAN. Merancang aplikasi Paralel Processing yang diimplementasikan dengan penggunaan Computer-Unified-Device-Architecture (CUDA).
BAB I PENDAHULUAN 1.1. Tujuan Merancang aplikasi Paralel Processing yang diimplementasikan dengan penggunaan Computer-Unified-Device-Architecture (CUDA). 1.2. Latar Belakang Banyak Central Processing Unit
Lebih terperinciStruktur CPU 3/23/2011
Central Processing Unit Merupakan komponen terpenting dari sistem komputer Komponen pengolah data berdasarkan instruksi yang diberikan kepadanya Dalam mewujudkan fungsi dan tugasnya, CPU tersusun atas
Lebih terperinciLatihan 19 Maret 2013
Arsitektur Komputer Latihan 19 Maret 2013 Nama : Neige Devi Samyono (55412277) Shekar Denanda (56412970) Kelas : 2IA15 Tahun : 2013/2014 Mata Kuliah : Arsitektur Komputer Dosen : Fauziah S.Kom JURUSAN
Lebih terperinciSebagai Kordinator, yang memberikan fasilitas sehingga segala aktivitas yang kompleks dapat dikerjakan dalam urutan yang benar.
1. Sistem operasi adalah sekumpulan perintah dasar yang berperan untuk menjalankan dan mengoperasikan computer Fungsi Sistem Operasi : Sebagai Kordinator, yang memberikan fasilitas sehingga segala aktivitas
Lebih terperinciPENGGUNAAN ALGORITMA PARALEL DALAM OPTIMASI PROSESOR MULTICORE
PENGGUNAAN ALGORITMA PARALEL DALAM OPTIMASI PROSESOR MULTICORE Penggunaan Algoritma Paralel dalam Optimasi Prosesor Multicore Rafi Ramadhan 13512075 Program Studi Teknik Informatika Sekolah Teknik Elektro
Lebih terperinciDCH1B3 Konfigurasi Perangkat Keras Komputer. Input/Output
DCH1B3 Konfigurasi Perangkat Keras Komputer Input/Output 1 9/13/2016 Masalah Input/Output Berbagai macam periferal yang begitu luas Mengirimkan sejumlah data yang berbeda Pada kecepatan berbeda-beda Dalam
Lebih terperinciLAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL
LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL LABORATORIUM ARSITEKTUR DAN JARINGAN KOMPUTER JURUSAN TEKNIK INFORMATIKA FAKULTAS TEKNOLOGI INFORMASI INSTITUT TEKNOLOGI SEPULUH
Lebih terperinciTI2043 Organisasi dan Arsitektur Komputer Tugas 2 Interrupt Driven I/O
TI2043 Organisasi dan Arsitektur Komputer Tugas 2 Interrupt Driven I/O Aditya Legowo Pra Utomo 2B 08501039 Tugas ini disusun untuk memenuhi salah satu tugas Mata Kuliah Organisasi dan Arsitektur Komputer
Lebih terperinciEKSPLOITASI INSTRUCTION-LEVEL PARALELLISM (ILP) PADA UNIPROCESSOR
ISSN: 1693-6930 27 EKSPLOITASI INSTRUCTION-LEVEL PARALELLISM (ILP) PADA UNIPROCESSOR Kuspriyanto, Rustam Effendi Departemen Teknik Elektro, Institut Teknologi Bandung email :kuspriyanto@yahoo.com, rustamfellowship@yahoo.com
Lebih terperinciUkuran semakin kecil, fleksibilitas meningkat Daya listrik lebih hemat, panas menurun Sambungan sedikit berarti semakin handal / reliable
SRI SUPATMI,S.KOM Tahun 1960 an Hukum Moore dari Gordon Moore salah satu pendiri Intel : Meningkatnya kerapatan komponen dalam chip Jumlah transistor / chip meningkat 2 kali lipat tiap tahun, tapi tahun
Lebih terperinciTUGAS MAKALAH STRUKTUR dan FUNGSI CPU GURU PEMBIMBING: IVAN ARIVANDI. Oleh: NOVY PUSPITA WARDANY
TUGAS MAKALAH STRUKTUR dan FUNGSI CPU GURU PEMBIMBING: IVAN ARIVANDI Oleh: NOVY PUSPITA WARDANY PROGRAM STUDI TEKNIK KOMPUTER JARINGAN SMK N 1 BAURENO BOJONEGORO 2016 KATA PENGANTAR Segala puji bagi allah
Lebih terperinciMANAJEMEN MEMORI SISTEM OPERASI
MANAJEMEN MEMORI SISTEM OPERASI Manajemen Memori Memori adalah pusat dari operasi pada sistem komputer modern, berfungsi sebagai tempat penyimpanan informasi yang harus diatur dan dijaga sebaik baiknya.
Lebih terperinciIntroduction to Computer Architecture. Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 01 --
Introduction to Computer Architecture Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 01 -- This presentation is revised by @hazlindaaziz, STMIK, 2014 Acknowledgement
Lebih terperinci