PROGRAM STUDI S1 SISTEM KOMPUTER UNIVERSITAS DIPONEGORO. Bus Sistem. Oky Dwi Nurhayati, ST, MT

dokumen-dokumen yang mirip
Organisasi dan Arsitektur Komputer : Perancangan Kinerja

REVIEW EVOLUSI KOMPUTER

REVIEW EVOLUSI KOMPUTER

Apa yang dimaksud dengan program?

BUS KOMPUTER. Di susun oleh : Yulius Ardi ( ) Purnomo ( ) Samih atif ( ) Agus tiawan ( ) Candra Gunawan ( )

System Buses. Eri Prasetyo W.

William Stallings Computer Organization and Architecture

BAB 03 Bus & Sistem Interkoneksi

P11 BUS Universitas Mercu Buana Yogyakarta

Pertemuan Ke-3 Struktur Interkonesi (Bus System)

Sistem Bus. (Pertemuan ke-10) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom. (INTERKONEKSI antar BAGIAN UTAMA KOMPUTER)

Struktur Central Processing Unit Universitas Mercu Buana Yogyakarta

Organisasi Komputer. Candra Ahmadi, MT

STRUKTUR FUNGSI CPU. Menjelaskan tentang komponen utama CPU. Membahas struktur dan fungsi internal prosesor, organisasi ALU, control unit dan register

Komponen-komponen Komputer

DASAR KOMPUTER. Pandangan Umum Komputer

Aditya Wikan Mahastama

BUS-BUS SISTEM. Organisasi Komputer STMIK AUB SURAKARTA

Struktur Central Processing Unit Universitas Mercu Buana Yogyakarta

Input/Output. (Pertemuan ke-9) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom. Diedit ulang oleh: Endro Ariyanto

PENGANTAR ORGANISASI DAN ARSITEKTUR KOMPUTER CENTRAL PROCESSING UNIT

Hanif Fakhrurroja, MT

Struktur Fungsi CPU. Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 03 --

ARSITEKTUR DAN ORGANISASI KOMPUTER

Organisasi & Arsitektur Komputer

STRUKTUR CPU. Arsitektur Komputer

Oleh : Agus Priyanto, M.Kom

Struktur Central Processing Unit Universitas Mercu Buana Yogyakarta

Chapter 6 Input/Output

Sistem komputer. Tiga komponen utama :

Pengantar Hardware: Sistem Bus pada Komputer. Hanif Fakhrurroja, MT

Oleh: 1. Singgih Gunawan Setyadi ( ) 2. Handung Kusjayanto ( ) 3. Wahyu Isnawan ( )

Arsitektur Set Instruksi. Abdul Syukur

Operasi Unit Kontrol. Arsitektur Komputer II. STMIK AUB Surakarta

Sistem Bus. Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 06 --

Penghubung bagi keseluruhan komponen komputer dalam menjalankan tugasnya Komponen komputer : CPU Memori Perangkat I/O

Struktur CPU 3/23/2011

DCH1B3 Konfigurasi Perangkat Keras Komputer. Input/Output

Pertemuan ke - 6 Struktur CPU

Operasi Unit Kontrol. Organisasi Komputer II. STMIK AUB Surakarta

1 Tinjau Ulang Sistem Komputer

P10 Media I/O Universitas Mercu Buana Yogyakarta

Struktur Komputer KOMPUTER. Central Processing Unit System Interconnection. Main Memory I/O

Pertemuan 2 Organisasi Komputer II. Struktur & Fungsi CPU (I)

TI2043 Organisasi dan Arsitektur Komputer Tugas 2 Interrupt Driven I/O

SINYAL INTERUPSI. 1. Latar Belakang

Sistem Komputer. Tiga komponen utama : CPU

ORGANISASI DAN ARSITEKTUR KOMPUTER TUGAS KELOMPOK

Pertemuan Ke-8 Unit I/O (Unit Masukan dan Keluaran)

Arsitektur Dan Organisasi Komputer. Pengantar Arsitektur Organisasi Komputer

Pertemuan ke 14 Sistem Bus Riyanto Sigit, ST. Nur Rosyid, S.kom Setiawardhana, ST Hero Yudo M, ST

Pertemuan ke - 12 Unit Masukan dan Keluaran Riyanto Sigit, ST. Nur Rosyid, S.kom Setiawardhana, ST Hero Yudo M, ST

ORGANISASI KOMPUTER 1

TUGAS MAKALAH STRUKTUR dan FUNGSI CPU GURU PEMBIMBING: IVAN ARIVANDI. Oleh: NOVY PUSPITA WARDANY

Rangkuman Materi Presentasi AOK. Input/Output Terprogram, Intterupt Driven dan DMA. (Direct Memory Access)

Input : Memasukkan data dari luar kedalam mikroprosesor Contoh: Keyboard, mouse

Struktur Central Processing Unit Universitas Mercu Buana Yogyakarta

Pertemuan 9 : CPU (CENTRAL PROCESSING UNIT)

Arsitektur Komputer II AUB SURAKARTA

CPU PERKEMBANGAN ARSITEKTUR CPU. ( Central Processing Unit )

3. ALU. Tugas utama adalah melakukan semua perhitungan aritmatika dan melakukan keputusan dari suatu operasi logika.

BAB Arsitektur Komputer. Konsep Arsitektur Komputer. Rini Agustina, S.Kom, M.Pd RINI AGUSTINA - DARI BERBAGAI SUMBER

Input : Memasukkan data dari luar kedalam mikroprosesor Contoh: Keyboard, mouse

INPUT/OUTPUT. Fungsi : Memindahkan informasi antara CPU atau memori utama dengan dunia luar

SOAL UAS SISTEM KOMPUTER Kelas XI RPL & TKJ

INPUT / OUTPUT. Fungsi : Memindahkan informasi antara CPU atau memori utama dengan dunia luar

PROGRAM STUDI S1 SISTEM KOMPUTER UNIVERSITAS DIPONEGORO. Oky Dwi Nurhayati, ST, MT

Hanif Fakhrurroja, MT

Mikroposesor-berbasis Sistem PC

Sistem Operasi. Struktur Sistem Komputer. Adhitya Nugraha. Fasilkom 10/6/2014

Organisasi Komputer & Organisiasi Prosesor

Introduction to Computer Architecture. Mata Kuliah Arsitektur Komputer Program Studi Sistem Informasi 2013/2014 STMIK Dumai -- Materi 01 --

Perangkat Keras Masukan/Keluaran. Kelompok : Intan Sari H. H. Z Verra Mukty

CONTROL UNIT. Putu Putra Astawa

DCH1B3 Konfigurasi Perangkat Keras Komputer

INPUT/OUTPUT. Fungsi : Memindahkan informasi antara CPU atau memori utama dengan dunia luar

SISTEM KOMPUTER PEMROSES (CPU) Empat komponen Sistem Komputer : Pemroses Memori Utama Perangkat Masukan dan Keluaran Interkoneksi Antar Komponen

Struktur Sistem Komputer

Berbagai Macam Bentuk Komputer

Aditya Wikan Mahastama

SISTEM MIKROPROSESOR RIZAL SURYANA JURUSAN TEKNIK ELEKTRO - UNJANI

KOMPUTER. Arsitektur dan Organisasi Komputer. Organisasi. Arsitektur. Struktur. Struktur Komputer 23/06/2015. Gambaran Arsitektur Komputer

JAWABAN ORGANISASI KOMPUTER 7 Agustus 2004

Struktur Sistem Komputer

Backplane Bus Specification BACKPLANE BUS SYSTEM. Cont d 1/1/2007

ORGANISASI KOMPUTER DASAR

ELEMENT OF BUS DESIGN. Pengertian Sistem bus adalah Penghubung bagi keseluruhan komponen computer dalam menjalankan tugasnya.

PERTEMUAN 2 APLIKASI KOMPUTER. Sistem Operasi. Rangga Rinaldi, S.Kom, MM. Modul ke: Fakultas Desain dan Seni Kreatif. Program Studi Desain Produk

DASAR KOMPUTER. Input/Output

Mikroposesor-berbasis Sistem PC. Sistem Komputer Universitas Gunadarma

Sistem Bus (Pertemuan ke-10)

DIRECT MEMORY ACCESS (DMA)

DCH1B3 Konfigurasi Perangkat Keras Komputer

SISTEM BUS. Oleh : 1. Sena Bagus Riswaya / Miftah Rajunda / Mujianto / Ahmad Budi Santoso /

BAB V SISTEM PENGOLAHAN DATA KOMPUTER (Arsitektur Komputer) "Pengantar Teknologi Informasi" 1

Disusun oleh: 1. Dito Aditya Yudistira ( ) 2. Rendy Pratama ( ) 3. Teguh Budi Rachmanto ( ) 4. Ika Yuniarti ( )

Pengantar Organisasi & Arsitektur Komputer. Pertemuan Ke-2

Kumpulan instruksi lengkap yang dimengerti

MIKROPROSESOR. Presentasi. Anggota: 1. Yan Makarunggala 2. Hermawan Setiawan 3. Imelda Florensia 4. Riana. A. Alrijanto 5. July E.

Pengantar Organisasi Komputer. Abdul Syukur

Transkripsi:

PROGRAM STUDI S1 SISTEM KOMPUTER UNIVERSITAS DIPONEGORO Bus Sistem Oky Dwi Nurhayati, ST, MT email: okydn@undip.ac.id

Pemrograman (hardware) merupakan proses penghu-bungan berbagai komponen logik pada konfigurasi yang diinginkan untuk membentuk operasi aritmatik dan logik pada data tertentu Hardwired program tidak flexibel General purpose hardware dapat mengerjakan berbagai macam tugas tergantung sinyal kendali yang diberikan Daripada melakukan re-wiring, Lebih baik menambah-kan sinyal-sinyal kendali yang baru

Adalah suatu deretan langkah-langkah Pada setiap langkah, dikerjakan suatu operasi arithmetic atau logical Pada setiap operasi, diperlukan sejumlah sinyal kendali tertentu

Untuk setiap operasi disediakan kode yang unik Contoh: ADD, MOVE Bagian hardware tertentu menerima kode tersebut kemudian menghasilkan sinyalsinyal kendali Jadilah komputer!

Control Unit (CU) dan Arithmetic and Logic Unit (ALU) membentuk Central Processing Unit (CPU) Data dan instruksi harus diberikan ke sistem dan dikeluarkan dari sistem Input/output Diperlukan tempat untuk menyimpan sementara kode instruksi dan hasil operasi. Main memory

Two steps: Fetch Execute

Program Counter (PC) berisi address instruksi berikutnya yang akan diambil Processor mengambil instruksi dari memory pada lokasi yang ditunjuk oleh PC Naikkan PC Kecuali ada perintah tertentu Instruksi dimasukkan ke Instruction Register (IR) Processor meng-interpret dan melakukan tindakan yang diperlukan

Processor-memory Processor I/O Operasi arithmetic dan logical pada data tertentu Control Transfer data antara CPU dengan I/O module Data processing Transfer data antara CPU dengan main memory Mengubah urutan operasi Contoh: jump Kombinasi diatas

Suatu mekanisme yang disediakan bagi modul-modul lain (mis. I/O) untuk dapat meng-interupsi operasi normal CPU Program Timer Dihasilkan oleh internal processor timer Digunakan dalam pre-emptive multi-tasking I/O Misal: overflow, division by zero dari I/O controller Hardware failure Misal: memory parity error

Ditambahkan ke instruction cycle Processor memeriksa adanya interrupt Diberitahukan lewat interrupt signal Jika tidak ada interrupt, fetch next instruction Jika ada interrupt: Tunda eksekusi dari program saat itu Simpan context Set PC ke awal address dari routine interrupt handler Proses interrupt Kembalikan context dan lanjutkan program yang terhenti.

Disable Processor akan mengabaikan interrupt berikutnya Interrupts tetap akan diperiksa setelah interrupt ynag pertama selesai dilayani Interrupts ditangani dalam urutan sesuai datangnya Define interrupts priorities Low priority interrupts dapat di interrupt oleh higher priority interrupts Setelah higher priority interrupt selesai dilayani, akan kembali ke interrupt sebelumnya.

Semua unit harus tersambung Unit yang beda memiliki sambungan yang beda Memory Input/Output CPU

Menerima dan mengirim data Menerima addresses Menerima sinyal kendali Read Write Timing

Serupa dengan sambungan memori Output Menerima data dari computer Mengirimkan data ke peripheral Input Menerima data dari peripheral Mengirimkan data ke computer

Menerima sinyal kendali dari computer Mengirimkan sinyal kendali ke peripherals Contoh: spin disk Menerima address dari computer Contoh: nomor port Mengirimkan sinyal interrupt

Membaca instruksi dan data Menuliskan data (setelah diproses) Mengirimkan sinyal kendali ke unit-unit lain Menerima (& menanggapi) interrupt

Ada beberapa kemungkinan interkoneksi sistem Yang biasa dipakai: Single Bus dan multiple BUS PC: Control/Address/Data bus DEC-PDP: Unibus

Jalur komunikasi yang menghubungkan beberapa device Biasanya menggunakan cara broadcast Seringkali dikelompokkan Satu bus berisi sejumlah kanal (jalur) Contoh bus data 32-bit berisi 32 jalur Jalur sumber tegangan biasanya tidak diperlihatkan

Membawa Tidak dibedakan antara data dan instruksi Lebar data jalur menentukan performance 8, 16, 32, 64 bit

Menentukan asal atau tujuan dari data Misalkan CPU perlu membaca instruksi (data) dari memori pada lokasi tertentu Lebar jalur menentukan kapasitas memori maksimum dari sistem Contoh 8080 memiliki 16 bit address bus maka ruang memori maksimum adalah 64k

Informasi kendali dan timing Sinyal read/write memory (MRD/MWR) Interrupt request (IRQ) Clock signals (CK)

Bagaimana Jalur-jalur parallel PCB Ribbon cables Strip connectors pada mother boards bentuk fisik bus? contoh PCI Kumpulan kabel

Banyak devices pada bus tunggal menyebabkan: Propagation delays Jalur data yg panjang berarti memerlukan koordinasi pemkaian shg berpengaruh pada performance If aggregate data transfer approaches bus capacity Kebanyakan bus sistem menggunakan multiple

Dedicated Jalur data & address terpisah Multiplexed Jalur bersama Address dan data pada saat yg beda Keuntungan jalur sedikit Kerugian Kendali lebih komplek Mempengaruhi performance

Beberapa modul mengendalikan bus contoh CPU dan DMA controller Setiap saat hanya satu modul yg mengendalikan Arbitrasi bisa secara centralised atau distributed

Ada satu hardware device yg mengendalikan akses bus Bus Controller Arbitrer Bisa berupa bagian dari CPU atau terpisah

Setiap module dapat meng-klaim bus Setiap modules memiliki Control logic

Koordinasi event pada bus Synchronous Event ditentukan oleh sinyal clock Control Bus termasuk jalur clock Siklus bus ( bus cycle) transmisi 1 ke 0 Semua devices dpt membaca jakur clock Biasanya sinkronisasi terjadi pada tepi naik (leading edge) Suatu event biasanya dimualai pada awal siklus

Peripheral Component Interconnection Dikeluarkan oleh Intel sebagai public domain 32 atau 64 bit 50 Jalur

Jalur System clock and reset Address & Data 32 jalur multiplex address/data Jalur validasi Interface Control Arbitrasi Not shared Direct connection to PCI bus arbiter Error lines

Interrupt lines Not shared Cache support 64-bit Bus Extension Additional 32 lines Time multiplexed 2 lines to enable devices to agree to use 64-bit transfer JTAG/Boundary Scan For testing procedures

Transaksi antara initiator (master) dg target Master pegang kendali bus Master menentukan jenis transaksi Misal I/O read/write Fase Address Fase Data

www.pcguide.com/ref/mbsys/buses/ www.pcguide.com/