Pertemuan Ke-3 Struktur Interkonesi (Bus System)

Transkripsi

1 Pertemuan Ke-3 Struktur Interkonesi (Bus System) Sebuah komputer terdiri dari sekumpulan komponen komponen dasar seperti : CPU, memori dan I/O, yang saling berinteraksi satu dengan yang lainnya. Kumpulan lintasan lintasan yang saling menghubungkan berbagai modul modul tersebut dikenal dengan nama struktur interkoneksi. Struktur interkoneksi harus mendukung jenis transfer perpindahan berikut ini : CPU Memori CPU I/O I/O Memori ( DMA Prses ) Instruksi CPU Data Data Signal Control Gambar 3.1. Proses Input dan Ouput pada CPU Tri Daryanto, S.Kom, MT 18

2 Write Read Memory Alamat Data Data Gambar 3.2. Proses Input dan Ouput pada Memori Write Read Alamat I / O Buffer Internal Eksternal Eksternal Internal Interrupt Gambar 3.3. Proses Input dan Ouput pada I/O Tri Daryanto, S.Kom, MT 19

3 SISTEM BUS BUS adalah sarana pengangkut / saluran yang terdapat didalam suatu microprocessor (CPU) yang menghubungkan antara Microprocessor tersebut dengan dunia luar. Melalui sarana BUS inilah microprocessor tersebut mampu menerima data atau mengirimkan data hasil pengolahannya keluar sistem microprocessor dan mampu untuk menghubungi peralatan peralatan pendukungnya Pada setiap microprocessor ( CPU ) selalu terdapat 3 sistem BUS dasar yaitu : Data BUS Address BUS Control BUS Data BUS : Sebagai sarana pengangkut data antara CPU dan komponen pendukungnya. Jumlah Data Bus menyatakan lebar jejak data pada CPU atau jumlah data bit instruksi yang mampu diambil persatuan waktu. Data Bus biasanya digunakan sebagai taksonomi dari microprocessor yang bersangkutan. Address BUS : Sebagai sarana pembawa alamat dari microprocessor ke komponen pendukungnya. Setiap komponen pendukung didalam sistem komputer harus mempunyai alamat yang UNIQUE. Jumlah dari Address Bus menyatakan jumlah komponen pendukung yang mampu dialamati oleh microprocessor yang bersangkutan. Control BUS : Sebagai sarana pembawa signal kontrol antara microprocessor dan peralatan pendukung didalam kesinambungan komunikasi antara bagian pada sistem komputer tersebut. Tri Daryanto, S.Kom, MT 20

4 Control BUS biasanya meliputi : Signal Control Signal pewaktuan Control yang umum digunakan pada sistem komputer : Memory Write ( ) Memory Read ( ) I/O Write ( ) I/O Read ( ) Transfer ACK ( ) Bus Request ( ) Bus Grant ( ) Interrupt Request ( ) Interrupt ACK ( ) Reset ( ) Clock Pada sistem komunikasi antara processor dengan peralatan I/O terjadi perkuran sinyal sebelum transfer data dilakukan, fenomena ini disebut sebagai teknik Handshaking. Contoh proses Handshaking adalah antara sinyal Interrupt Request dan Interrupt ACK. ARSITEKTUR BUS Arsitektur pada sistem BUS adalah untuk mengatur bagaimana konektivitas data antara peralatan I/O dengan sistem processor dan memori agar didapat koordinasi kerja dan kecepatan kerja yang lebih baik yang pada akhirnya akan dapat meningkatkan effisiensi sistem. Gambar 3.4 Memperlihatkan Arsitektur dasar dari sebuah sistem Bus Tri Daryanto, S.Kom, MT 21

5 CPU MEMORY MEMORY I / O I / O CONTROL BUS ADDRESS BUS DATA BUS Gambar 3.4. Arsitektur Dasar dari sebuah Sistem Bus Apabila banyak terdapat perangkat I /O atau sistem memory yang dihubungkan ke BUS Data maka akan dapat menurunkan kinerja dari sistem keseluruhan, hal ini dikarenakan : Timbulnya propogasi delay Timbulnya permasalahan Bottleneck Untuk mengatasi permasalahan tersebut maka dibuatlah beberapa arsitektur Bus dasar dengan tujuan untuk meningkatkan effisiensi sistem. Pada arsitektur Bus Traditional, Bus dibedakan : System Bus untuk data data yang berhubungan sistem memory Expansion Bus untuk data data yang berhubungan dengan peralatan I/O System Local Bus untuk data yang berhubungan dengan sistem pemrosesan data. Local BUS Processor Cache Main Memory Local I/O Controller System BUS Network SCSI Expansion BUS Interface Modem Serial Expansion BUS Gambar 3.5. Arsitektur Bus Tradisional Tri Daryanto, S.Kom, MT 22

6 Pada arsitektur High Speed Bus, Bus dibedakan : Expansion Bus untuk data data yang berhubungan dengan peralatan I/O yang lambat. High Speed Bus untuk data data yang berhubungan dengan peralatan I/O yang cepat. System Bus untuk data data yang berhubungan dengan sistem memory. System Local Bus untuk data data yang berhubungan dengan pemrosesan data. Processor Local BUS Cache / Bridge System BUS Main Memory SCSI Graphics Video LAN High Speed BUS FAX Expansion BUS Interface Modem Serial Expansion BUS Gambar 3.6. Arsitektur High Speed Bus Elemen elemen pada sistem perancangan Bus : Jenis Bus Decicated Multiplexed Metoda arbitrasi Tersentralisasi Terdistribusi Tri Daryanto, S.Kom, MT 23

7 Timing Synchronous Asynchronous Lebar Bus Address Data Type data transfer Write Read Read modify write Read after write Block PCI Peripheral Component Interconnection Dikeluarkan oleh Intel sebagai public domain 32 atau 64 bit 50 Jalur Jalur Bus PCI (Optional) Interrupt lines * Not shared Cache support 64-bit Bus Extension * Additional 32 lines * Time multiplexed * 2 lines to enable devices to agree to use 64-bit transfer JTAG/Boundary Scan * For testing procedures Tri Daryanto, S.Kom, MT 24

8 Gambar 3.7 Sinkronisasi pada Bus PCI Tri Daryanto, S.Kom, MT 25