REVIEW EVOLUSI KOMPUTER 1
Sebutkan 4 komponen utama dalam general purpose komputer CPU Memori Input-Output Interkoneksi 2
Jelaskan efek dari perkembangan teknologi IC Meningkatkan kecepatan prosesor Ukuran gerbang logika (IC) yang lebih kecil Lebih banyak gate, dikemas lebih rapat, menambah clock rate Waktu propagasi untuk sinyal berkurang Menambah ukuran dan kecepatan cache Diperuntuk bagi prosesor Waktu akses cache turun secara signifikan Perubahan organisasi dan arsitektur prosesor Meningkatkan kecepatan eksekusi Parallel 3
Jelaskan tentang hukum Moore? Meningkatkan kerapatan komponen dalam chip Jumlah transistors/chip meningkat 2 x lipat per tahun Sejak 1970 pengembangan agak lambat Jumlah transistors 2 x lipat setiap 18 bulan Harga suatu chip tetap / hampir tidak berubah Kerapatan tinggi berarti jalur pendek, menghasilkan kinerja yang meningkat Ukuran semakin kecil, flexibilitas meningkat Daya listrik lebih hemat, panas menurun Sambungan sedikit berarti semakin handal / reliable 4
Jelaskan tentang karakterisitik dari family komputer Sama atau identik Instruksinya Sama atau identik O/S Bertambahnya kecepatan Bertambahnya jumlah port I/O Bertambahnya ukuran memori 5
Top Level View Of Computer 3/9/2015 Function and Interconnection Gembong Edhi Setyawan 6 6
MATERI Komponen Komputer Fungsi Komputer Hubungan antar struktur Sistem Bus PCI Express 7
KONSEP Komputer terdiri dari komponen CPU, IO dan Memory Komponen saling berhubungan Untuk mencapai fungsi komputer Eksekusi program Adanya pertukaran data dan sinyal kontrol 8
KONSEP Pemrograman (hardware) merupakan proses penghu-bungan berbagai komponen logik pada konfigurasi yang diinginkan untuk membentuk operasi aritmatik dan logik pada data tertentu Hardwired program tidak flexibel General purpose hardware dapat mengerjakan berbagai macam tugas tergantung sinyal kontrol yang diberikan Daripada melakukan re-wiring, Lebih baik menambahkan sinyal-sinyal kontrol yang baru 9
Program? Adalah suatu deretan langkah-langkah Pada setiap langkah, dikerjakan suatu operasi arithmetic atau logical Pada setiap operasi, diperlukan sejumlah sinyal kendali tertentu 10
Fungsi Control Unit Untuk setiap operasi disediakan kode yang unik Contoh: ADD, MOVE Bagian hardware tertentu menerima kode tersebut kemudian menghasilkan sinyal-sinyal kendali Jadilah komputer! 11
Komponen yang diperlukan Control Unit (CU) dan Arithmetic and Logic Unit (ALU) membentuk Central Processing Unit (CPU) Data dan instruksi harus diberikan ke sistem dan dikeluarkan dari sistem Input/output Diperlukan tempat untuk menyimpan sementara kode instruksi dan hasil operasi. Main memory 12
Fungsi Komputer Fungsi Komputer Menjalankan program yang terdiri dari kumpulan instruksi yang disimpan dalam memori Prosesor mengeksekusi instruksi yang ditetapkan dalam program 13
Computer Component: Top Level View 14
Siklus Instruksi Two steps: Fetch (Prosesor Membaca) Execute 15
Fetch Cycle Program Counter (PC) berisi address instruksi berikutnya yang akan diambil Processor mengambil instruksi dari memory pada lokasi yang ditunjuk oleh PC Naikkan PC Kecuali ada perintah tertentu Instruksi dimasukkan ke Instruction Register (IR) Processor meng-interpret dan melakukan tindakan yang diperlukan 16
Execute Cycle Processor-memory Transfer data antara CPU dengan main memory Processor I/O Transfer data antara CPU dengan I/O module Data processing Operasi arithmetic dan logical pada data tertentu Control Mengubah urutan operasi Contoh: jump Kombinasi diatas 17
Contoh Eksekusi Program 18
Instruction Cycle State Diagram 19
Interrupt Suatu mekanisme yang disediakan bagi modul-modul lain (mis. I/O) untuk dapat meng-interupsi operasi normal CPU Program Misal: overflow, division by zero Timer Dihasilkan oleh internal processor timer Digunakan dalam pre-emptive multi-tasking I/O dari I/O controller Hardware failure Misal: memory parity error 20
Program Flow Control 21
Program Timing Short I/O Wait
Program Timing Long I/O Wait
Siklus Interupsi Ditambahkan ke instruction cycle Processor memeriksa adanya interrupt Diberitahukan lewat interrupt signal Jika tidak ada interrupt, fetch next instruction Jika ada interrupt: Tunda eksekusi dari program saat itu Simpan context Set PC ke awal address dari routine interrupt handler Proses interrupt Kembalikan context dan lanjutkan program yang terhenti. 24
Multiple Interrupts Disable interrupts Processor akan mengabaikan interrupt berikutnya Interrupts tetap akan diperiksa setelah interrupt ynag pertama selesai dilayani Interrupts ditangani dalam urutan sesuai datangnya Define priorities Low priority interrupts dapat di interrupt oleh higher priority interrupts Setelah higher priority interrupt selesai dilayani, akan kembali ke interrupt sebelumnya. 25
Multiple Interrupts - Sequential 26
Multiple Interrupts - Nested 27
Koneksi Semua unit harus tersambung Unit yang beda memiliki sambungan yang beda Memory Input/Output CPU 28
Koneksi Memori Menerima dan mengirim data Menerima addresses Menerima sinyal kendali Read Write Timing 29
Koneksi Input/Output Serupa dengan sambungan memori Output Menerima data dari computer Mengirimkan data ke peripheral Input Menerima data dari peripheral Mengirimkan data ke computer 30
Sambungan Input/Output Menerima sinyal kendali dari computer Mengirimkan sinyal kendali ke peripherals Contoh: spin disk Menerima address dari computer Contoh: nomor port Mengirimkan sinyal interrupt 31
CPU Connection Membaca instruksi dan data Menuliskan data (setelah diproses) Mengirimkan sinyal kendali ke unit-unit lain Menerima (& menanggapi) interrupt 32
Bus Ada beberapa kemungkinan interkoneksi sistem Yang biasa dipakai: Single Bus dan multiple BUS PC: Control/Address/Data bus DEC-PDP: Unibus 33
Apa itu Bus? Jalur komunikasi yang menghubungkan beberapa device Biasanya menggunakan cara broadcast Seringkali dikelompokkan Satu bus berisi sejumlah kanal (jalur) Contoh bus data 32-bit berisi 32 jalur Jalur sumber tegangan biasanya tidak diperlihatkan 34
Data Bus Membawa data Tidak dibedakan antara data dan instruksi Lebar jalur menentukan performance 8, 16, 32, 64 bit 35
Address bus Menentukan asal atau tujuan dari data Misalkan CPU perlu membaca instruksi (data) dari memori pada lokasi tertentu Lebar jalur menentukan kapasitas memori maksimum dari sistem Contoh 8080 memiliki 16 bit address bus maka ruang memori maksimum adalah 64k 36
Control Bus Informasi kendali dan timing Sinyal read/write memory (MRD/MWR) Interrupt request (IRQ) Clock signals (CK) 37
Skema Interkoneksi Bus 38
Bentuk Fisik Bagaimana bentuk fisik bus? Jalur-jalur parallel PCB Ribbon cables Strip connectors pada mother boards contoh PCI Kumpulan kabel 39
Problem pada Single Bus Banyak devices pada bus tunggal menyebabkan: Propagation delays Jalur data yg panjang berarti memerlukan koordinasi pemakaian shg berpengaruh pada performance Kebanyakan sistem menggunakan multiple bus 40
Bus Traditional (ISA) (menggunakan cache) 41
High Performance Bus 42
Jenis Bus Dedicated Jalur data & address terpisah Multiplexed Jalur bersama Address dan data pada saat yg beda Keuntungan jalur sedikit Kerugian Kendali lebih komplek Mempengaruhi performance 43
Arbitrasi Bus Beberapa modul mengendalikan bus contoh CPU dan DMA controller Setiap saat hanya satu modul yg mengendalikan Arbitrasi bisa secara centralised atau distributed 44
Arbitrasi Centralised Ada satu hardware device yg mengendalikan akses bus Bus Controller Arbitrer Bisa berupa bagian dari CPU atau terpisah 45
Arbitrasi Distributed Setiap module dapat meng-klaim bus Setiap modules memiliki Control logic 46
Timing Koordinasi event pada bus Synchronous Event ditentukan oleh sinyal clock Control Bus termasuk jalur clock Siklus bus ( bus cycle) transmisi 1 ke 0 Semua devices dpt membaca jakur clock Biasanya sinkronisasi terjadi pada tepi naik (leading edge) Suatu event biasanya dimualai pada awal siklus 47
Synchronous Timing Diagram 48
Asynchronous Timing Diagram 49
Bus PCI Peripheral Component Interconnection Dikeluarkan oleh Intel sebagai public domain 32 atau 64 bit 50 Jalur 50
Jalur pada Bus PCI (yg harus) Jalur System clock and reset Address & Data 32 jalur multiplex address/data Jalur validasi Interface Control Arbitrasi Not shared Direct connection to PCI bus arbiter Error lines 51
Jalur Bus PCI (Optional) Interrupt lines Not shared Cache support 64-bit Bus Extension Additional 32 lines Time multiplexed 2 lines to enable devices to agree to use 64-bit transfer JTAG/Boundary Scan For testing procedures 52
Command pada PCI Transaksi antara initiator (master) dg target Master pegang kendali bus Master menentukan jenis transaksi Misal I/O read/write Fase Address Fase Data 53
PCI Read Timing Diagram 54
PCI Bus Arbitration 55
1. Dari hal-hal di bawah ini, yang dapat menimbulkan interrupt adalah, kecuali a. Program b. Log off c. I/O d. Hardware failure e. timer 56
1. Dari hal-hal di bawah ini, yang dapat menimbulkan interrupt adalah, kecuali a. Program b. Log off c. I/O d. Hardware failure e. timer 57
2. CPU akan memeriksa adanya interrupt atau tidak saat... a. sebelum fetch instruction b. fetch instruction c. setelah fetch instruction d. execute instruction e. setelah execute instruction 58
2. CPU akan memeriksa adanya interrupt atau tidak saat... a. sebelum fetch instruction b. fetch instruction c. setelah fetch instruction d. execute instruction e. setelah execute instruction 59
3. Sinyal read/write disalurkan pada bus... a. alamat b. data c. control d. PCI e. Mikroprosesor 60
3. Sinyal read/write disalurkan pada bus... a. alamat b. data c. control d. PCI e. Mikroprosesor 61
4. Register yang berisi alamat instruksi yang akan dibaca adalah a. PC (Program Counter) b. MAR (Memory Address Register) c. MBR (Memory Buffer register) d. IR (Instruction Register) e. I/O AR (Input/Output Address Register) 62
4. Register yang berisi alamat instruksi yang akan dibaca adalah a. PC (Program Counter) b. MAR (Memory Address Register) c. MBR (Memory Buffer register) d. IR (Instruction Register) e. I/O AR (Input/Output Address Register) 63
5. Pada siklus instruksi proses pemrosesan data terjadi pada a. Fetch cycle b. Execution cycle c. Saat instruksi dimasukkan dalam register IR d. Alamat yang disimpan dalam register PC e. Fetch dan execution cycle 64
5. Pada siklus instruksi proses pemrosesan data terjadi pada a. Fetch cycle b. Execution cycle c. Saat instruksi dimasukkan dalam register IR d. Alamat yang disimpan dalam register PC e. Fetch dan execution cycle 65
Internet Resource www.pcguide.com/ref/mbsys/buses/ www.pcguide.com/ 66