PEMODELAN DAN ANALISIS RANGKAIAN LOGIKA SKRIPSI MANGATUR SITUMORANG

Transkripsi

1 PEMODELAN DAN ANALISIS RANGKAIAN LOGIKA SKRIPSI MANGATUR SITUMORANG PROGRAM EKSTENSI S1 ILMU KOMPUTER DEPARTEMEN ILMU KOMPUTER FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS SUMATERA UTARA MEDAN 2010

2 PEMODELAN DAN ANALISIS RANGKAIAN LOGIKA SKRIPSI Diajukan untuk melengkapi tugas dan memenuhi syarat mencapai gelar Sarjana Komputer MANGATUR SITUMORANG PROGRAM EKSTENSI S1 ILMU KOMPUTER DEPARTEMEN ILMU KOMPUTER FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS SUMATERA UTARA MEDAN 2010

3 PERSETUJUAN Judul : PEMODELAN DAN ANALISIS RANGKAIAN LOGIKA Kategori : SKRIPSI Nama : MANGATUR SITUMORANG Nomor Induk Mahasiswa : Program Studi : EKSTENSI SARJANA (S1) ILMU KOMPUTER Departemen : ILMU KOMPUTER Fakultas : MATEMATIKA DAN ILMU PENGETAHUAN ALAM (FMIPA) UNIVERSITAS SUMATERA UTARA Komisi Pembimbing : Diluluskan di Medan, 23 Juli 2010 Pembimbing 2 Pembimbing 1 Drs. Agus Salim Harahap, M.Sc. NIP Syahriol Sitorus S.Si., M.I.T NIP Diketahui/Disetujui oleh Program Studi S1 Ilmu Komputer Ketua, Prof. Dr. Muhammad Zarlis NIP

4 PERNYATAAN PEMODELAN DAN ANALISIS RANGKAIAN LOGIKA SKRIPSI Saya mengakui bahwa skripsi ini adalah hasil kerja saya sendiri, kecuali beberapa kutipan dan ringkasan yang masing-masing disebutkan sumbernya. Medan, 23 Juli 2010 MANGATUR SITUMORANG

5 PENGHARGAAN Puji dan syukur penulis panjatkan kepada Tuhan Yang Maha Pemurah dan Maha Penyayang, yang telah melimpahkan karunianya sehingga skripsi ini berhasil diselesaikan dalam waktu yang telah ditetapkan. Ucapan terima kasih saya sampaikan kepada Bapak Syahriol Sitorus S.Si., M.I.T., selaku Dosen Pembimbing I dan Bapak Drs. Agus Salim Harahap, M.Sc., selaku Dosen Pembimbing II yang telah memberikan bimbingan, saran dan masukan kepada saya untuk menyempurnakan skripsi ini. Panduan ringkas dan padat serta profesional telah diberikan kepada saya sehingga saya dapat menyelesaikan skripsi ini. Selanjutnya kepada para Dosen Penguji Ibu Maya Silvi Lydia, B.Sc. M.Sc dan Bapak Syahril Efendi, S.Si., M.I.T atas saran dan kritikan yang sangat berguna bagi saya. Ucapan terima kasih juga ditujukan kepada Ketua dan Sekretaris Program Ekstensi S1 Ilmu Komputer, Bapak Drs.Agus Salim Harahap, M.Sc dan Bapak Prof. Dr. Muhammad Zarlis. Dekan dan Pembantu Dekan Fakultas Matematika dan Ilmu Pengetahuan Alam, semua dosen pada Program Ekstensi S1 Ilmu Komputer FMIPA USU, pegawai di FMIPA USU. Akhirnya, yang tidak terlupakan kepada yang terkasih Ayahanda S.Situmorang dan Ibunda R.Manullang, Kakanda saya Handayani Situmorang, S.Kom, Ida Solfa Rona Situmorang, S.S, dan Mangara Situmorang. Untuk Bapak Hendrik, teman-teman kos Gitar 3A, teman-teman satu angkatan saya Andi, Andika, Alex, Truman, Jernita, Novita, Maripah, Hotma, serta pihak-pihak yang tidak dapat saya sebutkan satu persatu, saya ucapkan terima kasih atas ide, saran, bantuan dan selalu memberikan dorongan kepada penulis selama menyelesaikan skripsi ini. Adik-adik kelompok saya Leo Hardian Sitompul, Rachmad Anres Dongoran dan Kristian Fransiscus Barus yang saya kasihi. Teman-teman saya yang selalu mendoakan dan memberi semangat Ebenezer Siburian, Lewis Syahputra Tarigan, Ray Ronal, dan Kakanda Martin Luther Butar-Butar,. Saya menyadari bahwa skripsi ini masih jauh dari kesempurnaan, oleh karena itu saya mengharapkan saran dan kritik yang bersifat membangun demi kesempurnaan skripsi ini. Semoga skripsi ini dapat bermanfaat bagi kita semuanya. Akhir kata penulis ucapkan terima kasih.

6 ABSTRAK Dewasa ini, peralatan listrik cenderung menggunakan rangkaian listrik digital. Rangkaian listrik digital tersusun dari gerbang logika. Rangkaian logika digital perlu dipahami oleh orang-orang yang bekerja dalam bidang perangkat keras komputer dan perangkat lunak. Gerbang logika mempunyai keluaran 1 dan 0. Keluaran suatu rangkaian logika dapat dianalisis menggunakan aljabar Boole dengan mengacu pada suatu persamaan logika. Dalam aljabar Boole digunakan dua konstanta yaitu logika 1 dan logika 0. Kedua konstanta ini bila diterapkan dalam rangkaian logika akan berupa taraf tegangan yakni taraf tegangan rendah (low) dan taraf tegangan tinggi (high). Kajian ini bertujuan untuk membuat suatu perangkat lunak penganalisis rangkaian logika berdasarkan persamaan logika. Persamaan logika ini akan dievaluasi menggunakan struktur data tumpukan (stack) dan struktur data pohon biner (binary tree). Sistem ini dikembangkan menggunakan perangkat lunak Microsoft Visual Basic 6.0.

7 MODELING AND ANALYZING LOGIC CIRCUITS ABSTRACT Nowdays, electrical equipment tend to use digital electrical circuit. Digital electrical circuit is arranged from logic gate. Digital electrical circuit need to be understood by people who work in computer hardware and software field. Logic gate has 1 and 0 output. The output of logic circuit can be analized using Boolean algebra refers to a logic equations. There are two constants used in Boolean algebra: logic 1 and logic 0. If these two constants applied in logic circuit, it will be formed of voltage level: low and high voltage level. This analysis is aimed to make an analyzer software of logic circuit based on the logic equations. This logic equations will be evaluated by using stack and binary tree data structure. This system is developed using Microsoft Visual Basic 6.0.

8 DAFTAR ISI Halaman Persetujuan Pernyataan Penghargaan Abstrak Abstract Daftar Isi Daftar Tabel Daftar Gambar ii iii iv v vi vii ix x Bab 1 Pendahuluan Latar Belakang Rumusan Masalah Batasan Masalah TujuanPenelitian Manfaat Penelitian Metode Penelitian Sistematika Penulisan 4 Bab 2 Landasan Teori Rangkaian Logika Gerbang Logika Aljabar Boole Struktur Data Tumpukan (Stack) Penyajian Tumpukan Operasi pada Tumpukan Implementasi Tumpukan Penulisan Ungkapan Numeris Pohon (Tree) Pohon Biner (Binary Tree) Pohon Ekspresi Pemodelan Sistem Grafika Komputer Pengenalan Visual Basic Sekilas Tentang Visual Basic Bab 3 Analisis dan Perancangan Sistem Analisis Sistem Perancangan Sistem Perancangan Proses Perancangan Diagram Arus Data (Data Flow Diagram ) DFD Level 1 Penganalisis Rangkaian Logika 32

9 DFD Level 2 Memproses Pemilihan Menu/ Tool DFD Level Evaluasi Persamaan Logika DFD Level 2 Proses Output Perancangan Struktur File Data Pembuatan Algoritma Pembuatan Prototipe Perancangan Antar Muka (Interface) Perancangan Menu Perancangan Form 45 Bab 4 Impelementasi dan Pengujian Sistem Implementasi Sistem Splash Jendela Utama Jendela Lembar Kerja Jendela Pengaturan Warna Jendela Properti Jendela Penulis Jendela Tentang Aplikasi Kotak Dialog Open Kotak Dialog Save Kotak Dialog Pesan Kesalahan/Konfirmasi Pengujian Sistem Metode Black Box Pengujian Ketika Membuka File Data Persamaan Contoh Pemodelan dan Analisis Rangkaian Logika Pengujian Ekspresi Persamaan Logika 69 Bab 5 Penutup Kesimpulan Saran 72 Daftar Pustaka 73 Lampiran 74

10 DAFTAR TABEL Halaman Tabel 2.1 Tabel Kebenaran Gerbang NOT 7 Tabel 2.2 Tabel Kebenaran Inverter Ganda 8 Tabel 2.3 Tabel Kebenaran Gerbang AND 8 Tabel 2.4 Tabel Kebenaran Gerbang OR 9 Tabel 2.5 Tabel Kebenaran Gerbang NAND 10 Tabel 2.6 Tabel Kebenaran Gerbang NOR 10 Tabel 2.7 Tabel Kebenaran Gerbang XOR 11 Tabel 2.8 Tabel Kebenaran Gerbang XNOR 12 Tabel 4.1 Hasil Pengujian Ekspresi Persamaan Logika 71

11 DAFTAR GAMBAR Halaman Gambar 2.1 Gerbang NOT 7 Gambar 2.2 Inverter Ganda 8 Gambar 2.3 Gerbang AND 8 Gambar 2.4 Gerbang OR 9 Gambar 2.5 Gerbang NAND 10 Gambar 2.6 Gerbang NOR 10 Gambar 2.7 Gerbang XOR 11 Gambar 2.8 Gerbang XNOR 12 Gambar 2.9 Illustrasi suatu tumpukan 14 Gambar 2.10 Pohon Biner 22 Gambar 2.11 Pohon Ekspresi 22 Gambar 2.12 Siklus Hidup Perangkat Lunak 25 Gambar 2.13 Bidang Studi Grafika Komputer 26 Gambar 3.1 Blok Diagram Proses Pemodelan dan Analisis Rangkaian Logika 30 Gambar 3.2 Diagram Konteks Pemodelan dan Analisis Rangkaian Logika 31 Gambar 3.3 DFD Level 1 Penganalisis Rangkaian Logika 32 Gambar 3.4 DFD Level 2 untuk Proses Pemilihan Menu/ Tool 34 Gambar 3.5 DFD Level 2 untuk Memproses Persamaan Logika 36 Gambar 3.6 DFD Level 2 untuk Proses Output 37 Gambar 3.7 Hirarki Menu 44 Gambar 3.8 Perancangan Form Splash 46 Gambar 3.9 Perancangan Form Utama 47 Gambar 3.10 Perancangan Form Lembar Kerja 48 Gambar 3.11 Perancangan Form Warna 49 Gambar 3.12 Perancangan Form Properti 50 Gambar 3.13 Perancangan Form Penulis 51 Gambar 3.14 Perancangan Form Tentang Aplikasi 51 Gambar 3.15 Perancangan Form Kotak Dialog Open 52 Gambar 3.16 Perancangan Form Kotak Dialog Save 53 Gambar 3.17 Kotak dialog Pesan Kesalahan/Konfirmasi 53 Gambar 4.1 Tampilan Splash 55 Gambar 4.2 Tampilan Jendela Utama 56 Gambar 4.3 Tampilan Jendela Lebar Kerja 58 Gambar 4.4 Jendela Pengaturan Warna 59 Gambar 4.5 Jendela Properti 60 Gambar 4.6 Jendela Penulis 61 Gambar 4.7 Jendela Tentang Aplikasi 61 Gambar 4.8 Kotak Dialog Open 62 Gambar 4.9 Kotak Dialog Save 63 Gambar 4.10 Kotak Dialog Pesan Kesalahan/Konfirmasi 63 Gambar 4.11 Kotak Dialog Open Ketika Membuka File Data Persamaan 65 Gambar 4.12 Pesan Kesalahan Membuka File 65

12 Gambar 4.13 Pemodelan Persamaan Y = (A+B) * (C+D) 66 Gambar 4.14 Pemodelan Persamaan Y = Y = ( A+ B)*( C + D) 67 Gambar 4.15 Pemodelan Persamaan Y = Y = ( AB + BA) 68 Gambar 4.16 Pesan Kesalahan Persamaan Y = (A+B)*C) 69 Gambar 4.17 Pesan Kesalahan Persamaan Y = A++B 69 Gambar 4.18 Pesan Kesalahan Persamaan Y = A+B*CD 70 Gambar 4.19 Pesan Kesalahan Persamaan Y = A&B 70 Gambar 4.20 Pesan Kesalahan Persamaan Y = )A*B( 71