SIMULASI KONVERTER A/D DELTA-SIGMA TINGKAT-1 DENGAN MENGGUNAKAN SIMULINK MATLAB

Transkripsi

1 Buletin Ilmiah STTH (ISSN : ) Edisi : 2 Oktober 2, hal Abstrak SIMULASI KONVERTER A/D DELTA-SIGMA TINGKAT- DENGAN MENGGUNAKAN SIMULINK MATLAB Ali Hanafiah Rambe ) ) Staf Pengajar Departemen Teknik Elektro, Fakultas Teknik USU Sebuah konverter A/D delta-sigma ( -Σ) terdiri atas sebuah sample and hold (S/H), modulator -Σ dan filter decimation digital. Istilah -Σ berasal dari modulatornya yang memiliki differentiator ( ) dan integrator (Σ). Dengan teknik oversampling dan rangkaian umpan baliknya, konverter ini mampu menekan noise ke frekuensi yang lebih tinggi yang kemudian dapat dihilangkan dengan menggunakan sebuah LPF. Pada tulisan ini akan disimulasikan sebuah konverter A/D -Σ tingkat- dengan menggunakan simulink Matlab. Dari hasil simulasi diperoleh pada OSR = 64 dihasilkan frekuensi sampling sebesar 64 Hz, frekuensi cut-off LPF sebesar 4 Hz, time delay sebesar,29 detik dan sinyal error kuantisasi lebih kecil dari,2 Volt. Kata-kata kunci : konverter A/D delta-sigma, sample and hold, modulator Δ-Σ, filter decimation, oversampling ratio, noise shaping. Abstract A delta-sigma (Δ-Σ) converter A/D consists of a sample and hold (S / H), Δ-Σ modulator and digital decimation filter. The term of Δ-Σ comes from the modulator that has a differentiator (Δ) and integrator (Σ). With oversampling techniques and the feedback circuit, this converter can push the noise to higher frequencies which can then be removed by using an LPF. In this paper simulated a first order Δ-Σ converter A/D using Simulink Matlab. From the simulation results obtained at OSR = 64 the resulting sampling frequency is 64 Hz, the cut-off frequency of LPF is 4 Hz, delay time is.29 second and the quantization error signal is smaller than.2 Volt. Keywords :. konverter A/D delta-sigma, sample and hold, modulator Δ-Σ, filter decimation, oversampling ratio, noise shaping. Pendahuluan Teknik konversi -Σ (delta-sigma) atau Σ- (sigma-delta) telah ada sejak pertengahan abad XX []. Teknik ini merupakan pengembangan dari sistem modulator-delta sehingga konverter A/D -Σ disebut juga dengan Modulator Delta- Sigma. Istilah -Σ berasal dari modulatornya yang memiliki differentiator ( ) dan integrator (Σ). Kemampuan modulator -Σ yang dapat mengurangi noise kuantisasi dengan teknik oversampling dan rangkaian umpan-baliknya (feedback) menjadikan modulator ini dikenal juga sebagai konverter A/D noise shaping (pembentuk noise) [-5]. Konverter -Σ banyak diaplikasikan untuk pengolahan sinyal pada sistem komunikasi dan audio digital [],[2]. Hal yang menarik dari konverter -Σ ini adalah dengan hanya metode atau teknik konversi yang sederhana dan murah 5

2 Buletin Ilmiah STTH (ISSN : ) Edisi : 2 Oktober 2, hal dapat dicapai resolusi bit yang cukup tinggi (diatas 2 bit) [][3]. 2. Konverter A/D -Σ Sebuah konverter A/D -Σ terdiri atas sebuah sample and hold (S/H), modulator -Σ dan filter decimation digital seperti ditunjukkan pada Gambar [3]. Input Signal S/H Gambar Arsitektur Konverter A/D -Σ Sinyal masukan (input signal) yang berupa sinyal analog kontinu dicuplik oleh sebuah S/H (sample and hold) yang bekerja secara oversampling sehingga diperoleh sinyal waktu diskrit. Pada modulator -Σ, sinyal waktu diskrit tersebut akan dikonversi menjadi aliran sinyal digital -bit dengan laju bit yang sangat tinggi. Filter decimation digital berfungsi untuk mengurangi laju aliran sinyal digital -bit (keluaran modulator) serta mengaprosimasikannya menjadi keluaran digital dengan N-bit. 3. Sample and Hold (S/H) Sample and hold (S/H) atau disebut juga dengan track and hold (T/H) berfungsi sebagai pencuplik sinyal masukan (Gambar 2), yaitu mengubah suatu sinyal analog waktu-kontinu menjadi sinyal waktu-diskrit bernilai kontinu, yang diperoleh dengan mengambil cuplikan sinyal waktu kontinu pada saat waktu diskrit. Secara matematis dapat ditulis [][6] : Xa( t) Xa( t) Xa( nt ) Xa( n / f ) x( n) () t nt Modulator -bit Digital Decimation Filter Dimana Xa(t) adalah sinyal analog waktukontinu, T adalah interval pencuplikan (detik), f s = laju pencuplikan (Hz) = /T, n = bilangan s Digital Output bulat, - < n <, dan x(n) = sinyal waktu-diskrit bernilai kontinu. Clock Gambar 2 Sample and Hold (S/H) 4. Oversampling Ratio (OSR) Konverter A/D -Σ bekerja pada laju oversampling, yaitu laju pencuplikannya lebih besar dari laju Nyquist (f N ). Laju oversampling tersebut umumnya dituliskan sebagai perbandingan antara laju pencuplikan (f s ) dan laju Nyquist, yaitu [][6][7]: dimana : OSR f f s s (2) 2 fm fn OSR = oversampling ratio f s = laju pencuplikan f m = frekuensi maksimum sinyal masukan analog f N = laju Nyquist 5. Modulator -Σ Tingkat- (First Order) Modulator -Σ tingkat-satu memiliki sebuah differentiator ( ) dan sebuah integrator (Σ) seperti ditunjukkan pada Gambar 3 [3]. x(n) Differentiator - d(n) y a (n) Integrator T 2T 3T 4T 5T 6T 7T 8T s(n) V ref -V ref DAC -bit Komparator y(n) Sinyal Digital (aliran bit serial) Gambar 3 Arsitektur Modulator -Σ Tingkat- Pada differentiator, sinyal x(n) dikurangkan dengan sinyal y a (n). Keluaran dari differentiator, d(n), dijumlahkan oleh integrator menghasilkan sinyal s(n). Kemudian sinyal s(n) dikuantisasi oleh pengkuantisasi -bit yang merupakan 5

3 Buletin Ilmiah STTH (ISSN : ) Edisi : 2 Oktober 2, hal sebuah komparator (pembanding). Jika s(n) >, maka dihasilkan sinyal keluaran y(n) sebagai bit, dan untuk selainnya sebagai bit. Sinyal y(n) dikirimkan kembali ke differentiator melalui sebuah DAC -bit. Pada DAC -bit, sinyal y(n) diubah menjadi sinyal y a (n) yang bernilai ± v ref (tegangan referensi). Bit dan bit dari sinyal keluaran y(n) direpresentasikan masing-masing dengan tegangan v ref () dan v ref (-). 6. Model Linier Modulator -Σ Tingkat- Modulator -Σ tingkat-satu dapat digambarkan pada daerah Transformasi-Z (waktu diskrit), seperti ditunjukkan pada Gambar 4 [3],[4]. X(z) I(z) = z - _ - z - Gambar 4 Model Linier Modulator -Σ Tingkat- Sinyal masukan modulator -Σ dilambangkan dengan X(z) dan sinyal keluarannya sebagai Y(z). Differentiator dilukiskan sebagai node pengurangan. Integrator dinyatakan sebagai I(z). Serta pengkuantisasi -bit dimodelkan dengan penambahan sumber noise kuantisasi E(z). Jika konverter D/A (DAC) -bit dianggap sebagai DAC ideal, maka sesuai dengan analisis sinyal waktu diskrit yang standar, fungsi transfer sinyal (STF) dan noise (NTF) dapat diberikan masingmasing dengan persamaan berikut [4] : Y(z) I(z) STF = = z X(z) I(z) - E(z) NTF = = z - X(z) I(z) E(z) (3) (4) Dari Persamaan (3) dan (4) di atas dilihat bahwa STF (signal transfer function) = z - Y(z) dan NTF (noise transfer function) = (-z - ). Hal ini menunjukkan bahwa sinyal masukan X(z) mengalami penundaan (delay) dan sinyal noise E(z) akan mengalami pengalihan ke frekuensi yang lebih tinggi seperti ditunjukkan pada Gambar 5 [-5][8]. Karakteristik sinyal noise tersebut identik dengan sebuah filter high-pass (lolos atas). Hal inilah yang dikenal sebagai teknik pembentukan noise (noise shaping) pada Konverter A/D -Σ. N(f) High Pass Filter fm fs 2 f Gambar 5 Fungsi Alih Noise Modulator -Σ Tingkat- Dengan menggunakan LPF digital, maka sinyal noise kuantisasi E(z) tersebut dapat dihilangkan tanpa mempengaruhi karakteristik sinyal X(z). LPF digital tersebut merupakan bagian dari proses decimation (pengurangan) oleh filter digital FIR (finited impulse response). 7. Filter Decimation Digital Filter decimation digital terdiri atas filter antialiasing, H(k), dan sebuah sample rate compressor (pengurang laju cuplikan), seperti ditunjukkan pada Gambar 6 berikut [][8][9]. Gambar 6 Filter Cecimation Digital Keluaran dari filter decimation digital tersebut dapat dinyatakan sebagai [8][9]: k=- y(m) = w(mm) = h(k).x(mm- k) k=- dimana : w(n) = h(k).x(n - k) (5) 52

4 Buletin Ilmiah STTH (ISSN : ) Edisi : 2 Oktober 2, hal Model Konverter A/D -Σ Tingkat- Untuk memodelkan sebuah konverter A/D -Σ tingkat-, maka sistem harus terdiri atas sebuah pembangkit sinyal analog, sebuah pencuplik, sebuah modulator -Σ dengan penambahan kanal AWGN sebagai fungsi ketidaksempurnaan rangkaian modulator, sebuah decimation dan sebuah filter analog. Model dari konverter A/D -Σ ini ditunjukkan pada Gambar 7. d. Vref (tegangan referensi) pada komparator (yang juga berfungsi sebagai kuantisasi - bit), berupa V r ef dan V r ef. e. Decimation (downsampling) dengan 2 tingkat yaitu terdiri atas M dan M 2. f. Time delay: merupakan pengesetan delay dari sinyal masukan untuk membandingkannya dengan sinyal aproksimasi analog. Input Signal Integrator Output Bit Streams Digital Noise Vref Approximation -Vref Sampling Stage- Stage-2 (OSR) Integrator AWGN - M M2 Comparator LPF Analog Decimation Analog Approximation 9. Simulasi Konverter A/D -Σ pada Simulink Matlab Delta-Sigma Modulator Time Delay Gambar 7 Model Konverter A/D -Σ Tingkat- Adapun parameter-parameter dari model konverter A/D -Σ tingkat- yang akan disimulasikan adalah sebagai berikut : a. Sinyal masukan merupakan pembangkitan sinyal dengan persamaan : (7) x(t) = A sin( 2πf t) A cos( 2πf t) A sin( 2πf t) dimana A, A 2, dan A 3 merupakan nilai amplitudo sinyal (volt), f, f 2, dan f 3 merupakan nilai frekuensi sinyal (Hz) dan t adalah waktu (detik). b. OSR (oversampling ratio) : merupakan pencuplikan sinyal masukan dengan laju pencuplikan yang dinyatakan dengan Persamaan (2). Jika f m = 5 Hz and OSR = 64, berarti : f s = (2 x 5 x 64) = 64 Hz. c. AWGN (additive white Gaussian noise). Penambahan noise pada keluaran integrator. Dinyatakan dalam db (decibel), dengan range. (jika dapat dianggap noise sangat besar, dan jika dapat dianggap noise sangat kecil). - Error Untuk pemodelan dan simulasi konverter A/D - Σ tingkat- pada Simulink Matlab [] ditunjukkan pada Gambar 8. Out Input Signal Xt Sample & Hold 2 XnT z - -z - Integrator AWGN AWGN Channel Input Signal 3 Sn Quantizer -bit ( Comparator ) x[4n] Decimation 4 Yn x[4n] Decimation2 Transport Delay Digitized Aproximation butter Analog Filter Design 6 Xtd 5 Yn2 Input Signal (Delayed) Analog Approximation Gambar 8 Model Simulasi Konverter A/D -Σ pada Simulink Matlab Pada sinyal masukan, dimodelkan sebuah pembangkitan sinyal yang terdiri atas penjumlahan 3 buah sinyal dengan amplitude dan frekuensi yang berbeda. Bentuk model pembangkitan sinyal masukan ini diperlihatkan pada Gambar 9. A*Sin(2*pi*f*t) A2*Cos(2*pi*f2*t) A3*sin(2*pi*f3*t) Input Signal Gambar 9 Model Pembangkitan Sinyal Masukan pada Simulink Matlab Dimana Xt merupakan sinyal masukan yang dinyatakan seperti pada Persamaan (7). XnT merupakan sinyal tercuplik, Sn = keluaran Out Error 8 Xta 7 Err 53

5 Buletin Ilmiah STTH (ISSN : ) Edisi : 2 Oktober 2, hal integrator ditambah noise, Yn sebagai keluaran modulator berupa aliran bit (bit streams), Yn2 merupakan aproksimasi digital dan Xta sebagai aproksimasi analog.. Analisis Simulasi Konverter A/D -Σ pada Simulink Matlab Dari model yang telah dirancang, selanjutnya diberikan nilai-nilai masukan parameter sebagai berikut : A =.2 [Volt] A 2 =.5 [Volt] A 3 =.3 [Volt] f = 2 [Hz] f 2 = 3 [Hz] f 3 = 5 [Hz] t = 2 [second] OSR = 64 [dimensionless] AWGN = [db] Vref = [Volt] M = 4 [dimensionless] M2 = 4 [dimensionless] INPUT SIGNAL (a) INTEGRATOR OUTPUT NOISE (b). BIT STREAMS -.4 Dari data masukan tersebut diperoleh : Frekuensi masukan maksimum (Fm) = 5 Hz. Frekuensi sampling (Fs) = 5 x 2 x 64 = 64 Hz. Frekuensi cut-off pada filter low-pass (Fc) = Fs / (M x M2) = 64 / 6 = 4 Hz. Time delay =.29 detik. (time delay ini adalah hasil pengesetan berdasarkan pengamatan, yang bertujuan untuk mendapatkan error yang lebih minimal/kecil). Adapun sinyal yang dihasilkan dari masukan tersebut diperlihatkan pada Gambar (c). DIGITAL APPROXIMATION (d). 54

6 Buletin Ilmiah STTH (ISSN : ) Edisi : 2 Oktober 2, hal ANALOG APPROXIMATION Amplitude Amplitude INTEGRATOR OUTPUT NOISE INTEGRATOR OUTPUT NOISE Input Signal Delayed Analog Approximation (e). ERROR SIGNAL (f). Gambar Sinyal Hasil Simulasi : (a). Sinyal masukan, (b). Sinyal keluaran integrator noise, (c). Sinyal aliran -bit (bit stream), (d). Sinyal aproksimasi digital, (e). Sinyal aproksimasi analog, (f). Sinyal error Sinyal aproksimasi analog diperoleh dari keluaran filter low-pass dengan frekuensi cut-off adalah 4 Hz. Dan sinyal error adalah selisih antara sinyal masukan yang ditunda (delayed) dan sinyal aproksimasi analog. Jika data masukan untuk AWGN diubah menjadi bernilai dan, maka sinyal keluaran integrator dan error yang dihasilkan masingmasing ditunjukkan pada Gambar dan 2. Time (a) (b) Gambar Sinyal Keluaran integrator Noise (a). pada AWGN =, (b). pada AWGN = Pada saat AWGN =, terlihat noise sangat mempengaruhi keluaran integrator, sedangkan pada saat AWGN =, keluaran integrator menjadi lebih baik ERROR SIGNAL (Second) Time ERROR SIGNAL (a) (b) Gambar 2 Sinyal Error (a). pada AWGN = (b). pada AWGN = Akan tetapi perbedaan sinyal error yang dihasilkan dari kedua kondisi tersebut tidak terlalu signifikan, hal ini dikarenakan, keluaran integrator tersebut akan dikuantisasi oleh pengkuantisasi -bit berupa komparator. Jika keluaran integrator tersebut > maka akan direpresentasikan dengan tegangan referensi positif (Vref = ) dan jika maka akan direpresentasikan dengan tegangan referensi negatif (-Vref = -). Jadi penambahan noise menjadi sangat besar atau kecil, tetap saja akan direpresentasikan sebagai Vref atau Vref. Hal ini merupakan salah satu keunggulan dari konverter A/D -Σ, yaitu lebih handal terhadap noise atau yang dikenal sebagai konverter noise shaping Time 55

7 Buletin Ilmiah STTH (ISSN : ) Edisi : 2 Oktober 2, hal Dari sinyal yang dihasilkan terlihat bahwa tegangan (amplitudo) sinyal masukan berkisar diantara -,8 dan (Gambar a), yang mana range tersebut masih dalam range tegangan referensi yaitu - dan. Jika range tegangan referensi (Vref) lebih kecil dari range tegangan sinyal masukan, misalkan Vref adalah /-,2 volt, maka akan dihasilkan sinyal aproksimasi analog seperti ditunjukkan pada Gambar 3. ANALOG APPROXIMATION Input Signal Delayed Analog Approximation Gambar 3 Aprosimasi sinyal keluaran analog yang dihasilkan jika Vref lebih kecil dari tegangan sinyal masukan. Dari Gambar 2 di atas terlihat bahwa, sinyal aproksimasi analog sangat jauh berbeda dari sinyal masukan, hal ini menunjukkan bahwa, pengesetan tegangan referensi harus berada di atas range tegangan sinyal masukan. Jika nilai OSR rendah maka perlu pengaturan / pengesetan faktor decimation (M dan M2). Untuk nilai OSR = 8, maka sebaiknya faktor decimation diset menjadi M = 2 dan M2 =. Hal ini dikarenakan pada nilai OSR = 8 tersebut laju aliran bit (bit stream) menjadi lebih kecil, sehingga decimation harus dikurangi juga agar sinyal aproksimasi dapat diperoleh dengan baik. Nilai M2 =, berarti bahwa sinyal yang melalui decimator stage-2 tidak mengalami pengurangan laju bit, akan tetapi hanya mengalami penambahan delay, pada implementasinya stage- 2 tersebut tidak diperlukan. Jadi cukup hanya satu () stage saja.. Kesimpulan Pada tulisan ini telah disimulasikan konverter A/D -Σ tingkat- yang terdiri atas sebuah S/H yang bekerja dengan teknik oversampling, sebuah modulator -Σ tingkat- (yang tersusun dari sebuah differentiator dan sebuah integrator) dan sebuah filter decimation. Dari hasil simulasi dapat dilihat bagaimana pengaruh nilai OSR yang semakin tinggi akan menghasilkan nilai error kuantisasi yang semakin kecil. Pada OSR = 64 dihasilkan frekuensi sampling sebesar 64 Hz, frekuensi cut-off LPF sebesar 4 Hz, time delay sebesar,29 detik dan sinyal error kuantisasi lebih kecil dari,2 Volt. Adanya penambahan noise AWGN tidak mempengaruhi sinyal keluarannya. Hal ini menunjukkan kehandalan konverter A/D -Σ terhadap noise. Referensi [] Pervez M. Aziz, Henrik V.S, Jan Van Spiegel, An Overview of Sigma-Delta Converters, IEEE Signal Processing Magazine, Januari 996. [2] Ali Hanafiah R, Aplikas Konverter A/D Delta Sigma pada Software Defined Radio, Jurnal Ensikom Departemen Teknik Elektro FT USU, 25. [3] Sangil Park, Ph. D., Principles of Sigma Delta Modulation for ADC, Motorola Digital Signal Processing (DSP), 999. [4] Mansour Keramat, Design and Test Challenges of High Performances Data 56

8 Buletin Ilmiah STTH (ISSN : ) Edisi : 2 Oktober 2, hal Converter, P2: Design of Track and Hold, P4 : Oversampling A/D Conversion. (download : Oktober 2). [5] B. Boser, EECS 247 Lecture 9 : Oversampling, EECS-BERKELEY, 22. [6] Scenix, Sigma Delta ADC Virtual Peripheral, Scenix, Inc., September 23. [7] Andrea Baschirotto, P. Malcovati, dan F. Maloberti, A/D and D/A Converters hagen.pdf (download : Oktober 2). [8] Walt Kester, ADC Architectures III: Sigma- Delta ADC Basics, Analog Device, Oktober 28. [9] David Jarman, A Brief Introduction to Sigma-Delta Conversion, Intersil Corporation, May 995. [] Matlab, 57