BAB IV PENGUJIAN ALAT DAN ANALISIS DATA Kalibrasi IDAC sebagai pembangkit tegangan bias

Transkripsi

1 BAB IV PENGUJIAN ALAT DAN ANALISIS DATA 4.1. Kalibrasi Sistem CV Meter Kalibrasi yang dilakukan meliputi kalibrasi IDAC, IDAC1, Vstep dan ADC. IDAC yang digunakan mempunyai resolusi 8 bit dengan arus skala penuh,25 A. Untuk mengukur tegangan digunakan multimeter digital model 45 dari Fluke. Multimeter ini pada pengukuran tegangan DC memiliki resolusi sampai dengan 1 μv 17). Untuk kalibrasi ADC digunakan kalibrator seri 51B dari Fluke. Kalibrator ini dapat mengeluarkan tegangan pada range 1 μv sampai dengan range 2 V. 18) Kalibrasi IDAC sebagai pembangkit tegangan bias Gambar 4.1 Diagram blok proses kalibrasi IDAC Gambar 4.1 adalah diagram blok proses kalibrasi IDAC. Komputer dihubungkan ke SoC C851F35 melalui antarmuka RS-232. SoC mengatur kerja IDAC dan mengeluarkan data digital sesuai dengan data yang diberikan oleh 44

2 komputer. Data digital tersebut diubah menjadi arus oleh IDAC dan dengan rangkaian op-amp diubah menjadi tegangan analog yang selanjutnya dihubungkan ke bagian keluaran dan dibaca oleh multimeter digital Fluke 45. Data digital yang dikirimkan komputer dan data tegangan yang dibaca multimeter dicatat pada komputer. Proses kalibrasi dilakukan secara otomatis karena multimeter digital Fluke 45 dapat dihubungkan ke komputer melalui port serial. Gambar 4.2 menunjukkan grafik hubungan antara data digital yang diberikan ke IDAC (dalam LSB) dengan data hasil konversi untuk penghasil tegangan negatif dan untuk penghasil tegangan positif ditunjukkan oleh gambar 4.3. Data hasil pengukuran dan data berdasarkan perhitungan teori dibuat grafik fungsi transfer dan dibandingkan hasilnya. Kalibrasi DAC Tegangan Keluaran (Volt) Terukur Ideal -3 Gambar 4.2 Data Digital (LSB) Grafik fungsi transfer konversi digital ke analog pada kalibrasi IDAC- 45

3 Kurva Kalibrasi DAC+ 3 Tegangan Keluaran (Volt) Terukur Ideal Data Digital Gambar 4.3 Grafik fungsi transfer konversi digital ke analog pada kalibrasi IDAC+ Grafik selisih antara fungsi transfer ideal dengan fungsi transfer data pengukuran (dalam LSB) ditunjukkan oleh gambar 4.4 dan 4.5. Dari definisi zero scale error dan full scale error 1) nilai error untuk hasil kalibrasi DAC masingmasing sebesar 6 LSB dan 4 LSB untuk penghasil tegangan negatif sedangkan untuk penghasil tegangan positif LSB dan 1 LSB. Kurva Kesalahan DAC- 7 6 Kesalahan (LSB) Selisih fungsi terukur terhadap fungsi transfer ideal Data (LSB) Gambar 4.4 Grafik selisih antara fungsi transfer ideal dengan fungsi transfer terukur pada kalibrasi DAC- 46

4 Kurva Kesalahan DAC Kesalahan (LSB) Selisih fungsi teruku rterhadap fungsi transfer ideal Data Digital Gambar 4.5 Grafik selisih antara fungsi transfer ideal dengan fungsi transfer terukur pada kalibrasi DAC+ Karena grafik selisih antara fungsi transfer ideal dengan fungsi transfer hasil pengukuran memiliki pola, maka untuk mengurangi besar error keluaran DAC dilakukan koreksi dengan linierisasi menggunakan perangkat lunak. Grafik pada Gambar 4.6 menunjukkan grafik hubungan antara data keluaran hasil pengukuran (dalam LSB) dengan data keluaran transfer ideal (dalam LSB) untuk penghasil tegangan negatif dan gambar 4.7 untuk penghasil tegangan positif. Faktor koreksi fungsi transfer DAC untuk penghasil tegangan positif, pola kesalahan menunjukkan adanya kesalahan penguatan (gain error) dan linierisasi dibagi menjadi dua daerah, yaitu daerah pertama -175 dan daerah kedua Karena kesalahan untuk penghasil tegangan negatif sudah cukup baik, yaitu ±1 di sekitar 5 LSB, maka faktor koreksinya hanya dilakukan dengan menambahkan 5 LSB pada setiap keluaran DAC- ideal. 47

5 3 Data Keluaran Ideal (LSB) DAC1 =.9542x DAC2 =.9723x Data keluaran terukur (LSB) Gambar 4.6 Grafik koreksi fungsi transfer DAC Kalibrasi ADC (analog to digital converter) Proses kalibrasi ADC dilakukan seperti ditunjukkan Gambar 4.7. Kalibrator seri 51B dihubungkan ke pengkondisi sinyal dan dibaca oleh ADC pada SoC C851F35. SoC mengatur kerja ADC dan mengubah tegangan yang diberikan kalibrator menjadi data digital. Resolusi ADC yang digunakan pada sistem C-V Meter ini adalah 14 bit sehingga nilai digital maksimumnya adalah (2 14-1). Data hasil pengukuran ini selanjutnya dikirimkan ke komputer melalui antarmuka serial RS232. Data pengukuran selanjutnya diolah dan disimpan oleh komputer. 48

6 Gambar 4.7 Diagram blok proses kalibrasi ADC Gambar 4.8 menunjukkan grafik hubungan antara tegangan masukan dengan hasil konversi untuk data hasil pengukuran dan data fungsi transfer ideal. Selisih kedua fungsi transfer tersebut lebih jelasnya ditunjukkan oleh gambar 4.9. Dari grafik tersebut diperoleh zerro scale error sebesar 5 LSB, full scale error sebesar 278 LSB dan grafiknya memiliki pola Data Hasil Konversi Gambar Terukur Ideal Tegangan Masukan (Volt) Grafik fungsi transfer konversi analog ke digital pada kalibrasi ADC 49

7 Gambar 4.9 Grafik selisih antara fungsi transfer ideal dengan fungsi transfer terukur pada kalibrasi ADC Untuk mengurangi besar error data yang terukur oleh ADC maka dilakukan koreksi dengan perangkat lunak. Grafik hubungan antara data masukan hasil pengukuran (dalam LSB) dengan data masukan transfer ideal (dalam LSB) ditunjukkan oleh Gambar 4.1. Faktor koreksi fungsi transfer ADC diperoleh dengan melakukan linierisasi pada grafik tersebut yang dibagi dalam dua daerah. Daerah pertama untuk data 11 LSB dan daerah kedua LSB. 5

8 Kurva Kalibrasi ADC Data Masukan Ideal (LSB) y2 = 1.3x y1 =.9862x Data Masukan Terukur (LSB) Gambar 4.1 Grafik koreksi fungsi transfer ADC 4.2. Pengujian Sistem C-V Meter Setelah dikalibrasi dan faktor koreksi hasil kalibrasi digunakan, sistem C-V Meter diuji. Pengujian dilakukan untuk mendapatkan nilai kesalahan pada setiap bagian dari sistem C-V Meter dan sistem C-V Meter secara keseluruhan. Pengujian yang dilakukan meliputi pengujian DAC, pengujian ADC, dan pengujian pengukuran kapasitansi dengan sistem C-V Meter Pengujian DAC (digital to analog converter) Konfigurasi pengujian DAC sama dengan konfigurasi pada kalibrasi DAC. Hasil pengujian ditunjukkan dalam bentuk grafik oleh gambar dan Dari grafik tersebut ditunjukkan bahwa kesalahan konversi maksimum sebesar ±1 LSB. Nilai ini cukup baik dan sesuai dengan spesifikasi ADC yang digunakan dengan kesalahan INL (integral non linearity) maksimum sebesar ±1 LSB. Khusus untuk penghasil tegangan negatif kesalahan terletak dalam rentang 5±1 LSB karena adanya zero offset error. Hal ini telah dapat ditanggulangi dengan cara memberikan nilai tegangan keluaran sama dengan keluaran ideal ditambah 5 LSB. Pada akhirnya kesalahan akan tetap ±1 LSB seperti yang diharapkan. 51

9 Gambar 4.11 Grafik kesalahan pengukuran DAC Kesalahan (LSB) Selisih fungsi terukur terhadap fungsi transfer ideal Data Digital (LSB) Gambar 4.12 Grafik kesalahan pengukuran DAC+ 52

10 Pengujian sistem pengukuran kapasitansi dengan sistem C-V Meter Gambar 4.13 Diagram blok proses pengujian sistem pengukuran kapasitor dengan C-V Meter Konfigurasi pengujian sistem pengukuran kapasitor dengan sistem C-V Meter ditunjukkan oleh gambar Kapasitansi diukur menggunakan pengukur kapasitansi, sinyal yang diperoleh disesuaikan oleh pengkondisi sinyal dan diberikan ke ADC. ADC membaca nilai tegangan dan SoC mengatur pewaktuan dan menyimpan data pengukuran untuk kemudian dikirimkan ke komputer melalui RS-232 untuk diolah menjadi nilai kapasitansi. Hasil pengukuran kapasitor 1 pf ditunjukkan oleh gambar

11 C = 1 pf Kapasitansi (pf) Tegangan (Volt) Gambar 4.14 Pengukuran Kapasitor 1pF menggunakan C-V Meter 4.3. Hasil Pengukuran Karakteristik Kapasitansi-Tegangan Pada Dioda Tahap akhir dari penelitian ini adalah penggunaan sistem C-V Meter untuk karakterisasi kapasitansi dioda sebagai fungsi dari tegangan. Konfigurasi pengukuran kapasitansidioda ditunjukkan oleh gambar Karakterisasi kapasitansi pada dioda ini dilakukan pada dua jenis dioda, yaitu menggunakan dioda Zener 5,1V/2W tipe 1N4733A dan dioda zener 2.4V. Hasil karakterisasi kapasitansi pada dioda untuk masing-masing tipe dibandingkan hasilnya dengan karakteristik umum dari datasheet dioda yang digunakan seperti telah dibahas di bagian akhir bab 2. 54

12 Computer RS232 DAC SoC C851F35 ADC Bagian Keluaran Signal Conditioner N P DIODA Capacitance Meter Gambar 4.15 Konfigurasi pengukuran karakteristik kapasitansi-tegangan pada dioda pn panjar mundur 4 35 Kapasitansi (pf) y = x x x R 2 = Tegangan (Volt) Gambar 4.16 Kurva karakteristik C-V pada dioda zener 5,1V/2W panjar mundur tipe 1N4733A 55

13 Kapasitansi (pf) y = x x x R 2 = V (Volt) Gambar 4.17 Kurva karakteristik C-V pada dioda zener 2.4V/,5W panjar mundur Dari kurva C-V yang diperoleh pada gambar 4.16 dan 4.17 dapat terlihat bahwa kapasitansi dioda bergantung pada tegangan bias yang diberikan. Nilai kapasitansi pada dioda zener yang dipanjar mundur menurun ketika tegangan biasnya dinaikkan. Dari hasil pengukuran diperoleh bahwa nilai kapasitansi pada dioda yang panjar maju adalah berkurang ketika tengangan panjar ditambah. 56