BAB II Sintesis Rangkaian Sekuensial Pulse Mode
|
|
- Dewi Liani Oesman
- 7 tahun lalu
- Tontonan:
Transkripsi
1 Pertemuan ke 3 1 BAB II Sintesis Rangkaian Sekuensial Pulse Mode Deskripsi Pada bab ini akan dibahas tentang finite state machine, rangkaian mealy dan moore, prosedur perancangan dan translasi dari mealy ke moore. Manfaat Memberikan kompetensi tentang finite state machine dan rangkaian Mealy dan Moore hingga prosedur perancangannya. Relevansi Proses sintesis dilakukan untuk menghasilkan suatu rangkaian sekuensial Learning Outcome Mahasiswa diharapkan Mahasiswa mampu menjelaskan tentang konsep finite state machine Mampu memahami perbedaan antara rangkaian mealy dan moore Mampu memahami prosedur perancangan sintesis rangkaian sekuensial Mampu memahami dan menjelaskan translasi model rangkaian mealy ke moore atau sebaliknya Materi I. Finite State Machine Finite state machine adalah suatu mekanisme untuk menentukan suatu solusi berdasarkan perubahan-perubahan keadaan (state) waktu demi waktu. Setiap solusi yang diperoleh untuk satu perubahan state pada dasarnya adalah identik dengan sebuah behavior seperti dalam algoritma BB. Dalam teknik FSM, contohnya pada perubahan keadaan sensor-sensor. Jadi dari segi waktu, FSM dapat bersifat realtime karena state selalu diperbaharui setiap kali lingkungan berubah. Contoh 3.1: Kerja robot: Pertama, robot harus didefinisikan pada suatu keadaan (initial state). Sesuai skema di atas, initial state yang tepat adalah MAJU 10 cm. demikian seterusnya. Jika menemukan halangan, ia akan merubah state menjadi
2 Pertemuan ke 3 2 BELOK KANAN 45 derajat. Batas terjauh halangan yang didefinisikan adalah 20 cm, lebih jauh 10 cm dibanding setiap langkah /state MAJU. Hal ini dimaksudkan agar robot memiliki toleransi gerak yang cukup jika ia gagal atau terlambat mendeteksi halangan. Jika setelah satu kali belok 45 derajat robot sudah tidak lagi mendeteksi adanya halangan maka state kembali ke MAJU 10 cm. Tapi jika masih mendeteksi adanya halangan maka robot melakukan belok kanan 45 derajat lagi sampai halangan tak terdeteksi. (Bermanfaat untuk robot yang menuju ke lorong yang buntu). Penyelesaian : Contoh rutin program untuk merubah state dari MAJU-10 cm ke Belok Kanan 45 atau sebaliknya: rutin program: Transisi STATE Switch (state) { Case States.MAJU_10CM: if (Jarak_ke_Halangan() < 20) state = Belok_kanan_45; break; Case States.Belok_Kanan_45: if (Jarak_ke_Halangan () >= 2) state = MAJU_10CM; break; } // State outputs Switch (state) { CaseStates. MAJU_10CM:gerakMaju(10); break; case States.Belok_Kanan_45: BelokKanan(45); break; Pada FSM terdapat 2 kombinasi rangkaian yaitu : a. Rangkaian Kombinasional - Variabel eksitasi untuk FSM sinkron atau - Keadaan selanjutnya (Next State) b. Memory - Feedback dari output ke input - Ada delay untuk FSM asinkron - Biasanya digunakan Flip-flop untuk FSM sinkron. Pemodelan FSM dituliskan sebagai berikut :
3 Pertemuan ke 3 3 M = ( S, I, O,, ) S: Set keadaan dari FSM I: Set inputs dari FSM O: Set output dari FSM : Fungsi Transisi Keadaan / : Fungsi Output dari Mealy/Moore Jenis FSM Finite state machine ada 2 jenis yaitu : a. FSM Sinkron (Clocked Syncronous FSM) State berubah hanya jika terjadi input khusus dan terjadi clock b. FSM Tak Sinkron (Clocked Asyncronous FSM) Perubahan state terjadi ketika input berubah. Next state tergantung pada present input dan present state baik untuk moored an Mealy. II. Rangkaian Mealy dan Moore Terdapat 2 cara untuk membuat rangkaian sekuensial, yaitu : 1. Mealy machine Pada Mealy machine output merupakan fungsi dari present state dan nilai dari inputnya. 2. Moore machine Pada Moore machine, output merupakan fungsi dari current state saja. Gambar 3.1 menunjukkan blok diagram mealy machine dan moore machine. Sehingga perbedaan antara 2 model moore dan mealy adalah bagaimana output dihasilkan. Pada perancangan rangkaian berkecepatan tinggi, dibutuhkan untuk memastikan bahwa output state machine tersedia sedini mungkin dan tidak berubah selama periode clock. Salah satu cara untuk mendapatkannya adalah dengan mengenkode state sehingga state variabel dapat menghasilkan output. Hal ini disebut dengan output-coded state assigment. Pendekatan lainnya adalah mendesain state machine sehingga output selama satu periode clock
4 Pertemuan ke 3 4 terjadi pada state dan input selama clock sebelumnya, bisa disebut sebagai pipelined output, dan menghasilkan memory stage yang lain pada mesin output. Gambar 3.2. adalah mesin mealy dengan pipelined output. Gambar 3.1. Blok Diagram Mealy dan Moore Machine State Diagram Gambar 3.2. Mealy machine dengan pipelined output State diagram dapat diilustrasikan pada gambar 3.3: (a) Gambar 3.3. Ilustrasi State Diagram (b)
5 Pertemuan ke 3 5 X sebagai variable output (Present dan Next Output), Y adalah variable Input. Untuk membuat state diagram dari rangkaian gambar 3.3 di atas, telah ditentukan bahwa A adalah variable Input dan B adalah variable Output. Nilai B akan berubah dari kondisi awal ke kondisi berikutnya setelah mendapat pengaruh dari input A. State diagram dari perubahan kondisi tersebut ditunjukkan pada gambar 3.4. Gambar 3.4 adalah ilustrasi diagram keadaan untuk model mealy dan moore. Gambar 3.4. State Diagram Mealy machine dan Moore Machine Diagram Keadaan Moore Contoh 3.2 : Buatlah State Diagram untuk mendeteksi deretan angka bit 01 atau 10 dengan model moore dari table dibawah ini! Penyelesaian:
6 Pertemuan ke 3 6 reset input current next state state A output 0 0 A B A C B B B D C E C C D E D C E B E D 1 Contoh 3.3 : Buatlah State Diagram untuk mendeteksi deretan angka bit 01 atau 10 dengan model mealy dari table dibawah ini! Penyelesaian: reset input current next output state state A A B A C B B B C C B C C 0
7 Pertemuan ke 3 7 III. Prosedur Perancangan Langkah-langkah dalam mendesain atau melakukan sintesis terhadap clocked syncronous state machine adalah sebagai berikut : a. Membuat tabel keadaan / output yang disesuaikan dengan deskripsi / spesifikasi menggunakan nama mnemonic untuk keadaan / state. Dapat dimulai dengan state diagram. b. Minimalkan jumlah state pada tabel keadaan/output c. Pilihlah state variabel dan masukkan kombinasi state variabel pada nama state. d. Gantikan kombinasi state variabel ke dalam tabel state/output untuk membentuk tabel transisi/output yang menyajikan kombinasi next state-variabel dan output untuk tiap kombinasi state/input. e. Pilihlah flip-flop yang akan digunakan sebagai state memory. f. Membuat tabel eksitasi yang merupakan representasi dari nilai eksitasi yang tersedia untuk mendapatkan next state untuk setiap kombinasi state/input. g. Mendapatkan persamaan eksitasi dari tabel eksitasi h. Mendapatkan persamaan output dari tabel transisi / output. i. Menggambarkan persamaan logicnya dalam rangkaian yang ada pada state-variabel dan membangun rangkaian berdasarkan persamaan eksitasi dan output. IV. Translasi Antara Mealy dan Moore Konversi dari satu model ke model lainnya dapat dilakukan dengan mengubah representasi state diagram. Kemudian bergantung pada kebutuhan aplikasi. Berikut contoh konversi dari mealy ke Moore:
8 Pertemuan ke 3 8 Latihan : 1. Buatlah State Diagram dengan model mealy dan moore untuk mengecek sequence data yang berakhiran: a. 101 b. 111 c. 100 d Buatlah State Diagram dengan model mealy dan moore untuk mengecek sequence data yang berisi: a. 101 b. 111 c. 100 d. 001
9 Pertemuan ke 3 9 SOAL PENGAYAAN 1. Buatlah state diagram untuk mendeteksi suatu sequence data berakhiran 10 dengan metode mealy dan moore? 2. Buatlah State diagram untuk mendeteksi suatu sequence data berakhiran 111 dengan metode mealy dan moore? Kunci Tes Formatif 1. a. Diagram keadaan dengan metode mealy untuk data berakhiran 10 b.diagram keadaan dengan metode moore untuk data berakhiran State diagram untuk mendeteksi suatu sequence data berakhiran 111 dengan metode Mealy
10 Pertemuan ke 3 10 State diagram untuk mendeteksi suatu sequence data berakhiran 111 dengan metode Moore Soal Latihan 1. Suatu mesin Moore mempunyai tabel transisi sebagai berikut: a b Out S0 S1 S3 1 S1 S3 S1 0 S2 S0 S3 0 S3 S3 S2 1 Buatlah state diagramnya! 2. Suatu mesin Moore mempunyai tabel transisi sebagai berikut: a b Out
11 Pertemuan ke 3 11 S0 S1 S1 0 S1 S2 S0 0 S2 S2 S3 0 S3 S1 S0 1 Buatlah state diagramnya! 3. Suatu mesin Mealy mempunyai tabel transisi sebagai berikut: a out b out S0 S1 0 S3 0 S1 S3 1 S2 1 S2 S3 0 S3 1 S3 S3 1 S0 1 Buatlah state diagramnya! 4. Suatu mesin Mealy mempunyai tabel transisi sebagai berikut: 0 out 1 out S0 S0 1 S0 0 Buatlah state diagramnya! 5. Minimasi state diagram dibawah ini: Petunjuk Penilaian dan Umpan Balik Penilaian dilaksanakan dari keaktifan mahasiswa dikelas untuk berdiskusi dan bertanya. Tes formatif dilaksanakan pada akhir sesi, penilaian diberikan dengan rentang nilai Bobot keaktifan dan tes formatif adalah 10 % dari nilai akhir keseluruhan. Umpan balik diberikan oleh dosen sebagai fasilitator, dan
12 Pertemuan ke 3 12 sebagai mahasiswa umpan balik dilakukan dengan memberikan pertanyaan atau tanggapan terhadap pertanyaan dari dosen. Tindak Lanjut Stuli lanjut tentang verilog akan disampaikan pada pertemuan selanjutnya tentang perancangan rangkaian sekuensial menggunakan verilog. Tindak lanjut dari hasil test Formatif adalah meningkatkan pemahaman mahasiswa melalui latihan dan pengaplikasian ilmu pada hardware sesungguhnya pada mata kuliah penunjang praktikum.
Pertemuan ke 4 BAB III Sintesis Rangkaian Sekuensial Deskripsi Manfaat Relevansi Learning Outcome Materi I. Prosedur Sintesis
Pertemuan ke 4 1 BAB III Sintesis Rangkaian Sekuensial Deskripsi Pada bab ini akan dibahas tentang prosedur sintesis, sintesis diagram keadaan, rangkaian memori terbatas. Manfaat Memberikan kompetensi
Lebih terperinciAnalisis Rangkaian Sekuesial
Analisis Rangkaian Sekuesial a. Prosedur Analisis Clocked Synchronous State Machine Clocked artinya bahwa storage elemen (flip-flop) bekerja berdasarkan input clock, dan Synchronous artinya seluruh flip-flop
Lebih terperinciadalah frekuensi detak masukan mula-mula, sehingga membentuk rangkaian
Pertemuan ke 2 1 BAB I Rangkaian Sekuensial (2) Deskripsi Pada bab ini akan dibahas tentang aplikasi elemen flip-flop pada counter dan register serta clock mode, pulse mode, dan level mode. Manfaat Memberikan
Lebih terperinciReview Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Fakultas Teknik Universitas Diponegoro Review Kuliah Desain rangkaian sekuensial sinkron FSM (Finite State Machine): diagram state, tabel state
Lebih terperinciBab XI, State Diagram Hal: 226
Bab XI, State Diagram Hal: 226 BAB XI, STATE DIAGRAM State Diagram dan State Table Untuk menganalisa gerbang yang dihubungkan dengan flip-flop dikembangkan suatu diagram state dan tabel state. Ada beberapa
Lebih terperinciOutput. Input R.Kombinasi Onal. Flip-Flop. Pulsa Clock. Pulsa Clock
XII. RANGKAIAN LOGIKA SEKUENSIAL SINKRON A. PENDAHULUAN Input R.Kombinasi Onal Pulsa Clock Flip-Flop Output Pulsa Clock B. LATCHES 1. RS FF =Reset Set Flip -Flop =Bistable Simbol RS FF =One Bit Memory
Lebih terperinciFinite State Machine (FSM)
Finite State Machine (FSM) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom November 2015 Pendahuluan Apa beda rangkaian
Lebih terperinciPertemuan ke 5 BAB IV Sintesis Rangkaian Sekuensial (2) Deskripsi Manfaat Relevansi Learning Outcome Materi I. Rangkaian Memori Terbatas RAM dinamik
Pertemuan ke 5 1 BAB IV Sintesis Rangkaian Sekuensial (2) Deskripsi Pada bab ini akan dibahas tentang proses Rangkaian memori terbatas, dan penentuan kelas yang berbeda Manfaat Memberikan kompetensi untuk
Lebih terperinciGambar 1.1. Rangkaian Sekuensial
Pertemuan ke BAB I Rangkaian Sekuensial () Deskripsi Pada bab ini akan dibahas tentang karakteristik rangkaian sekuensial dan, tabel karakteristik, dan tabel eksitasinya. Manfaat Memberikan kompetensi
Lebih terperinciBAB III COUNTER. OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter
B III COUNTER OBYEKTIF : - Memahami jenis-jenis counter - Mampu merancang rangkaian suatu counter 3.1 Counter secara umum Counter merupakan rangkaian logika pengurut, karena counter membutuhkan karakteristik
Lebih terperinciDASAR-DASAR RANGKAIAN SEKUENSIAL 2
PERCOBAAN 2. DASAR-DASAR RANGKAIAN SEKUENSIAL 2 2.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat SR Flip-flop dari gerbang NOR Membuat SR Flip-flop dari gerbang NAND
Lebih terperinciPERCOBAAN 4 FLIP-FLOP 2
PERCOBAAN 4 FLIP-FLOP 2 4.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Menggunakan input-input Asinkron pada JK-FF Membuat D-FF dan T-FF dari JK-FF dan SR-FF Mendisain beberapa
Lebih terperinciMesin Mealy. Bahasan Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Fakultas Teknik Universitas Diponegoro
TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Fakultas Teknik Universitas Diponegoro Bahasan Kuliah Model Mealy Model rangkaian sekuensial sinkron Keluaran rangkaian tergantung dari nilai
Lebih terperinciAplikasi Teori Graf pada State Diagram
plikasi Teori Graf pada State Diagram dhitya Ramadhanus 3532 Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi andung, Jl. Ganesha andung 432, Indonesia 3532@std.stei.itb.ac.id
Lebih terperinciSISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283
SISTEM DIGITAL; Analisis, Desain dan Implementasi, oleh Eko Didik Widianto Hak Cipta 2014 pada penulis GRAHA ILMU Ruko Jambusari 7A Yogyakarta 55283 Telp: 0274-889398; Fax: 0274-889057; E-mail: info@grahailmu.co.id
Lebih terperinci6. Rangkaian Logika Kombinasional dan Sequensial 6.1. Rangkaian Logika Kombinasional Enkoder
6. Rangkaian Logika Kombinasional dan Sequensial Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu rangkaian logika Kombinasional dan rangkaian logika Sequensial. Rangkaian logika Kombinasional
Lebih terperinciRENCANA PEMBELAJARAN SEMESTER (RPS)
RENCANA PEMBELAJARAN SEMESTER (RPS) CSG2F3 SISTEM LOGIKA DIGITAL Disusun oleh: Erwid M. Jadied PROGRAM STUDI TEKNIK INFORMATIKA FAKULTAS INFORMATIKA UNIVERSITAS TELKOM LEMBAR PENGESAHAN Rencana Pembelajaran
Lebih terperinciRangkaian Sequensial. Flip-Flop RS
Rangkaian Sequensial Rangkaian logika di kelompokkan dalam 2 kelompok besar, yaitu rangkaian logika kombinasional dan rangkaian logika sekuensial. Bentuk dasar dari rangkaian logika kombinasional adalah
Lebih terperinciArsitektur Komputer. Rangkaian Logika Kombinasional & Sekuensial
Arsitektur Komputer Rangkaian Logika Kombinasional & Sekuensial 1 Rangkaian Logika Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu : Rangkaian Kombinasional adalah rangkaian yang kondisi
Lebih terperinci1). Synchronous Counter
Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counterdigunakan untuk berbagai operasi
Lebih terperinciTKC305 - Sistem Digital Lanjut. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
,, TKC305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Bahasan Kuliah, Sebelumnya dibahas elemen rangkaian sekuensial berupa flip-flop dan latch yang mampu menyimpan informasi
Lebih terperinciAnalysis And Design of Digital System
Analysis And Design of Digital System Introduction Synchronous and Asynchronous Operation (1) Synchronous sequential circuits change their states and output values at discrete instants of time, which are
Lebih terperinci1 Deskripsi Perkuliahan
Kontrak Perkuliahan Mata Kuliah : Sistem Digital Kode / SKS : TSK 205 / 2 SKS Pengajar : Eko Didik Widianto, ST., MT. Jadwal : a) Kamis, jam 09.30 11.10, Ruang D304 (Kelas A) b) Selasa, jam 07.50 09.30,
Lebih terperinciAPLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON
ORBITH VOL. 13 NO. 2 Juli 2017 : 108 113 APLIKASI JK FLIP-FLOP UNTUK MERANCANG DECADE COUNTER ASINKRON Oleh: Lilik Eko Nuryanto Staf Pengajar Jurusan Teknik Elektro Politeknik Negeri Semarang Jl.Prof.
Lebih terperinciLAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL
LAPORAN PENDAHULUAN PRAKTIKUM SISTEM DIGITAL MODUL II RANGKAIAN SEQUENTIAL LABORATORIUM ARSITEKTUR DAN JARINGAN KOMPUTER JURUSAN TEKNIK INFORMATIKA FAKULTAS TEKNOLOGI INFORMASI INSTITUT TEKNOLOGI SEPULUH
Lebih terperinciSistem Digital. Sistem Angka dan konversinya
Sistem Digital Sistem Angka dan konversinya Sistem angka yang biasa kita kenal adalah system decimal yaitu system bilangan berbasis 10, tetapi system yang dipakai dalam computer adalah biner. Sistem Biner
Lebih terperinciR ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL
R ANGKAIAN LOGIKA KOMBINASIONAL DAN SEQUENSIAL Rangkaian Logika secara garis besar dibagi menjadi dua, yaitu Rangkaian logika Kombinasional dan rangkaian logika Sequensial. Rangkaian logika Kombinasional
Lebih terperinciUjian Akhir Semester EL 2002 Sistem Digital Rabu, 14 Desember 2016 Waktu 09:15-12:15 (180 menit)
Ujian Akhir Semester EL 2002 Sistem Digital Rabu, 14 Desember 2016 Waktu 09:15-12:15 (180 menit) Nama: Dosen: Tanda Tangan: Kelas: 1 (15) 2 (20) 3 (25) 4 (20) 5 (25) Total (Max Nilai = 105) Kerjakan di
Lebih terperinciXV. RAN AN KAIAN KAIAN SEKUEN EKU EN IAL ASINKR A. PENDAHULUAN R n a gk g aia i n sekuen e sia si l a in i kron
XV. RANGKAIAN SEKUENSIAL ASINKRON A. PENDAHULUAN Rangkaian tergantung untuk pada melakukan sekuensial signal input pengubahan ditentukan oleh variabel state. Setiap signal tidak asinkron eksternal disinkronkan
Lebih terperinciTKC306 - Robotika. Eko Didik Widianto. Sistem Komputer - Universitas Diponegoro
TKC306 - ika Eko Didik Sistem Komputer - Universitas Diponegoro Review Kuliah Prinsip dasar dan mekanisme kontrol robot Implementasi kendali ke dalam rangkaian berbasis mikroprosesor Low-level dan High-level
Lebih terperinci=== PERANCANGAN RANGKAIAN SEKUENSIAL ===
=== PERANCANGAN RANGKAIAN SEKUENSIAL === Rangkaian Sekuensial, adalah rangkaian logika yang keadaan keluarannya dipengaruhi oleh kondisi masukan dan kondisi rangkaian saat itu. Variabel Masukan Keadaan
Lebih terperinci1). Synchronous Counter
Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counter digunakan untuk berbagai operasi
Lebih terperinciKonversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan:
Peta Karnaugh Konversi Tabel Kebenaran Ke Ekspresi Boolean (1) Disain sistem digital diawali dengan: Tabel kebenaran yang menggambarkan bagaimana sebuah sistem digital harus bekarja Perancangan sistem
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL 2. STUDI PUSTAKA
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Reno Rasyad (13511045) Yonas Dwiananta (18011015) Asisten: Rizka Widyarini Tanggal Percobaan: 5/12/2012 EL2195-Praktikum Sistem Digital Laboratorium Dasar Teknik
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA
No. LST/EKO/DEL 214/04 Revisi : 03 Tgl : 1 Maret 2012 Hal 1 dari 6 A. Kompetensi Memahami cara kerja rangkaian Flip-Flop D, baik yang berjenis Level Sensitive Clocked D Flip-Flop maupun Edge-Triggered
Lebih terperinciBAB 4 RANGKAIAN LOGIKA DIGITAL SEKUENSIAL. 4.1 Flip-Flop S-R
BAB 4 RANGKAIAN LOGIKA IGITAL SEKUENSIAL Telah kita pelajari tentang unit logika kombinasional yang keluarannya hanya tergantung pada masukan saat itu atau dengan kata lain keluarannya merupakan fungsi
Lebih terperinciPERCOBAAN 3 FLIP FLOP 1
PERCOBAAN 3 FLIP FLOP 3.. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Melakukan analisa rangkaian sekuensial dengan SR Flip-flop Mendisain rangkaian sekuensial dengan SR flip-flop
Lebih terperinciRangkaian Sekuesial. [Rangkaian Sekuensial] BAB V
Rangkaian Sekuesial a. Karakteristik Dasar Rangkaian Sekuensial Berdasarkan kemampuannya menyimpan data, rangkaian digital dibedakan menjadi 2 macam :. Rangkaian Kombinasional Pada rangkaian kombinasional,
Lebih terperinciBAB VII DASAR FLIP-FLOP
89 BAB VII ASAR FLIP-FLOP 1. Pendahuluan Pada bagian sebelumnya telah dibahas tentang rangkaian kombinasional, yang merupakan rangkaian dengan keluaran yang dikendalikan oleh kondisi masukan yang ada.
Lebih terperinciLAB #4 RANGKAIAN LOGIKA SEKUENSIAL
LAB #4 RANGKAIAN LOGIKA SEKUENSIAL TUJUAN 1. Untuk mempelajari bagaimana dasar rangkaian logika sekuensial bekerja 2. Untuk menguji dan menyelidiki pengoperasian berbagai Latch dan sirkuit Flip- Flop PENDAHULUAN
Lebih terperinciBAB VIII REGISTER DAN COUNTER
BAB VIII REGISTER DAN COUNTER 8.1 Register Register adalah kumpulan dari elemen-elemen memori yang bekerja bersama sebagai satu unit. Register yang paling sederhana tidak lebih dari sebuah penyimpan kata
Lebih terperinciPERCOBAAN 2. FLIP-FLOP
PECOBAAN 2. FLIP-FLOP 2.. UUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membedakan sifat dasar S-FF dengan dan tanpa clock Membuat rangkaian Master Slave K-FF Menggunakan input-input
Lebih terperinciPERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 10 RANGKAIAN SEKUENSIAL Sasaran Pertemuan 10 Mahasiswa diharapkan mengerti tentang Rangkaian Sequensial yang terdiri dari : FLIP-FLOP RS FF JK FF D FF T FF FLIP-FLOP Salah satu rangkaian logika
Lebih terperinciPENGGUNAAN TABEL KEBENARAN DALAM MERANCANG DESAIN DIGITAL
PENGGUNAAN TABEL KEBENARAN DALAM MERANCANG DESAIN DIGITAL Tommy NIM : 13507109 Program Studi Teknik Informatika Sekolah Teknik Elektro dan Informatika Institut Teknologi Bandung Jl. Ganesha no. 10 Bandung
Lebih terperinciFLIP-FLOP. FF-SR merupakan dasar dari semua rangkaian flip flop. FF-SR disusun dari dua gerbang NAND atau dua gerbang NOR. Gambar Simbol SR Flip-Flop
FLIP-FLOP FLIP-FLOP merupakan suatu rangkaian yang terdiri sdari dua elemen aktif (Transistor) yang erjanya saling bergantian. Fungsinya adalah sebagai berikut: 1. Menyimpan bilangan biner 2. Mencacah
Lebih terperinciKuliah#11 TKC-205 Sistem Digital. Eko Didik Widianto. 11 Maret 2017
Kuliah#11 TKC-205 Sistem Digital Eko Didik Widianto Departemen Teknik Sistem Komputer, Universitas Diponegoro 11 Maret 2017 http://didik.blog.undip.ac.id/buku/sistem-digital/ ) 1 Tentang Kuliah Membahas
Lebih terperinciPENDAHULUAN PULSE TRAIN. GATES ELEMEN LOGIKA
LOGIKA MESIN PENDAHULUAN Data dan instruksi ditransmisikan diantara berbagai bagian prosesor atau diantara prosesor dan periperal dgn menggunakan PULSE TRAIN. Berbagai tugas dijalankan dgn cara menyampaikan
Lebih terperinciDASAR-DASAR RANGKAIAN SEKUENSIAL 2
PECOBAAN 2. DAA-DAA ANGKAIAN EKUENIAL 2 2.1. TUJUAN : etelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat Flip-flop dari gerbang NO Membuat Flip-flop dari gerbang NAND Membuat Flip-flop
Lebih terperinciBAB 10. DESAIN RANGKAIAN BERURUT
BAB 10. DESAIN RANGKAIAN BERURUT 2 DESAIN PENCACAH NILAI SPESIFIKASI : X=1 cacahan naik 2, z= 1 jika cacahan > 5 X=0 cacahan turun 1, z= 1 jika cacahan < 0 mesin Mealy 3 0 DESAIN PENCACAH NILAI 1/1 1/0
Lebih terperinciFAKULTAS TEKNIK UNIVERSITAS NEGERI YOGYAKARTA LAB SHEET PRAKTIK TEKNIK DIGITAL
Semester 3 Counter Sinkron 2 menit No. LST/PTI/PTI6205/ Revisi: Tgl: 8 September 24 Page 1 of 5 1. Kompetensi Dengan mengikuti perkuliahan praktek, diharapkan mahasiswa memiliki kedisiplinan, tanggung
Lebih terperincidan Flip-flop TKC Sistem Digital Lanjut Eko Didik Widianto Sistem Komputer - Universitas Diponegoro
Elemen : dan Elemen : dan TKC-305 - Sistem Digital Lanjut Eko Didik Sistem Komputer - Universitas Diponegoro Tentang Kuliah Sebelumnya dibahas tentang desain blok rangkaian kombinasional beserta HDLnya.
Lebih terperinciPERTEMUAN 10 RANGKAIAN SEKUENSIAL
PERTEMUAN 10 RANGKAIAN SEKUENSIAL Sasaran Pertemuan 10 Mahasiswa diharapkan mengerti tentang Rangkaian Sequensial yang terdiri dari : - FLIP FLOP - RS FF - JK FF - D FF - T FF 1 Salah satu rangkaian logika
Lebih terperinciTeknik Informatika S1
Teknik Informatika S1 SOFTWARE QUALITY AND TESTING Black Box (2) Disusun Oleh: Egia Rosi Subhiyakto, M.Kom, M.CS Teknik Informatika UDINUS egia@dsn.dinus.ac.id +6285740278021 SILABUS MATA KULIAH 1. Pendahuluan
Lebih terperinciFLIP-FLOP T (Tugas Sistem Digital) Oleh Fitri Anggraini Novia Puspasari
FLIP-FLOP T (Tugas Sistem Digital) Oleh Fitri Anggraini Novia Puspasari JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG BANDAR LAMPUNG 2013 Flip-flop T (T FF) Gambar 1.
Lebih terperinciModul 5 : Rangkaian Sekuensial 1
Fakultas Ilmu Terapan, Universitas Telkom 1 Modul 5 : Rangkaian Sekuensial 1 5.1 Tujuan Mahasiswa mampu mengetahui cara kerja Flip Flop dan membuat rangkaiannya. 5.2 Alat & Bahan 1. IC Gerbang Logika :
Lebih terperinciRANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum
RANGKAIAN D FLIP-FLOP (Tugas Matakuliah Sistem Digital) Oleh Mujiono Afrida Hafizhatul ulum JURUSAN FISIKA FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM UNIVERSITAS LAMPUNG 2013 FLIP FLOP D BESERTA CONTOH
Lebih terperinciReview Kuliah. TKC305 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TKC305 - Sistem Lanjut Desain Eko Didik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar HDL
Lebih terperinciJobsheet Praktikum FLIP-FLOP S-R
1 FLIP-FLOP S-R A. Tujuan Kegiatan Praktikum 9 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : 1) Menjelaskan cara kerja rangkaian FLIP FLOP S-R. 2) Merangkai rangkaian FLIP FLOP S-R. B. Dasar
Lebih terperinciBAB IV ANALISA DAN PENGUJIAN ALAT
BAB IV ANALISA DAN PENGUJIAN ALAT 4.1 Umum Robot merupakan kesatuan kerja dari semua kerja perangkat penyusunnya. Perancangan robot dimulai dengan menggali informasi dari berbagai referensi, temukan ide,
Lebih terperinciBAB VII FLIP FLOPS. Gate-gate logika kombinatorial. Elemenelemen. memori. Input-input eksternal. Gambar 7.1 Diagram Sistem Digital Umum
BAB VII FLIP FLOPS Sejauh ini rangkaian logika yang telah dibahas adalah rangkaian logika kombinatorial yang level-level outputnya pada setiap saat tertentu tergantung kepada level-level yang terdapat
Lebih terperinciBAB 2 LANDASAN TEORI
BAB 2 LANDASAN TEORI 2.1 Programmable Logic Controller (PLC) Kemajuan teknologi yang berkembang pesat dewasa ini mengakibatkan industri sebagai produsen/penghasil barang menggunakan cara-cara otomatisasi
Lebih terperinci9 ANALISIS RANGKAIAN BERURUT
9 NLISIS RNGKIN ERURUT Seperti telah disebutkan dalam bab sebelumnya, selain oleh sinyal-sinyal masukan, keluaran rangkaian berurut (sequential) pada suatu saat juga ditentukan oleh keadaan keluarannya
Lebih terperinciPENGEMBANGAN HARDWARE UNTUK PRAKTIKUM DIGITAL-2 DALAM REMOTE LABORATORY
PENGEMBANGAN HARDWARE UNTUK PRAKTIKUM DIGITAL-2 DALAM REMOTE LABORATORY Henri Haryadi 1, Edi Satriyanto, S.Si, M.Si 1 Mahasiswa Jurusan Elektronika 1, Dosen Pembimbing 1 Institut Teknologi Sepuluh Nopember
Lebih terperinciMata Kuliah TKE 113. Ir. Pernantin Tarigan, M.Sc Fahmi, S.T, M.Sc Departemen Teknik Elektro Universitas Sumatera Utara USU
Mata Kuliah Dasar Teknik Digital TKE 113 10. DESAIN RANGKAIAN BERURUT Ir. Pernantin Tarigan, M.Sc Departemen Teknik Elektro Universitas Sumatera Utara USU 2006 Desain Pencacah Nilai, spesifikasi: i X=1
Lebih terperinci2. STUDI PUSTAKA. Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB 1
MODUL 6 Proyek Perancangan Rangkaian Digital Muhammad Surya Nigraha (13211055) Hadi Prastya Utama (13211056) Asisten: Nirmala Twinta V (13209031) Tanggal Percobaan: 5/12/2012 EL2195-Praktikum Sistem Digital
Lebih terperinciPERCOBAAN 6 COUNTER ASINKRON
PERCOBAAN 6 COUNTER ASINKRON 6.1. TUJUAN : Setelah melaksanakan percobaan ini mahasiswa diharapkan mampu : Membuat Rangkaian dasar 3-bit Membuat Timing Diagram Counter Membuat MOD-n Membuat Up-Down 6.2.
Lebih terperinciTugas Mata Kuliah Pengantar Sistem Digital
Tugas Mata Kuliah Pengantar Sistem Digital Pengertian Flip-Flop Atau juga bisa seperti berikut Flip-flop adalah rangkaian utama dalam logika sekuensial. Counter, register serta rangkaian sekuensial lain
Lebih terperinciPenerapan Finite State Machine Untuk Merancang Pengendali Motor Stepper Menggunakan Vhdl
e-jurnal ARODROID, Vol. 2 o.2 Juli 26 E-I : 247-772 Penerapan Finite tate Machine Untuk Merancang Pengendali Motor tepper Menggunakan Vhdl Arief Budijanto Universitas Widya Kartika Email : arief232@yahoo.com
Lebih terperinciBAB I PENDAHULUAN BAB I PENDAHULUAN. 1.1 Latar Belakang
1 BAB I PENDAHULUAN 1.1 Latar Belakang Sistem digital merupakan salah satu sistem yang digunakan dalam pemrosesan sinyal atau data. Sebelum dimulainya era digital, pemrosesan sinyal atau data dilakukan
Lebih terperinciJobsheet Praktikum FLIP-FLOP J-K
1 FLIP-FLOP J-K A. Tujuan Kegiatan Praktikum 10 : Setelah mempraktekkan Topik ini, anda diharapkan dapat : 1) Menjelaskan cara kerja rangkaian FLIP FLOP J-K 2) Merangkai rangkaian FLIP FLOP J-K B. Dasar
Lebih terperinci5/12/2014. Plant PLANT
Matakuliah : Teknik Kendali Tahun : 2014 Versi : Pada akhir pertemuan ini, diharapkan mahasiswa akan mampu : menjelaskan gambaran umum dan aplikasi sistem pengaturan di industri menunjukkan kegunaan dasar-dasar
Lebih terperinciPENERAPAN FUNGSI TRANDUCER DALAM MERANCANG SIMULASI VENDING MACHINE
PENERAPAN FUNGSI TRANDUCER DALAM MERANCANG SIMULASI VENDING MACHINE 1 Samuel Banurea (1111173), 2 Garuda Ginting 1) Mahasiswa program studi Teknik Informatika STMIK Budidarma Medan 2) Dosen Tetap Program
Lebih terperinciBAB III PERANCANGAN Sistem Kontrol Robot. Gambar 3.1. Blok Diagram Sistem
BAB III PERANCANGAN Pada bab ini akan dijelaskan mengenai perancangan sistem yang meliputi sistem kontrol logika fuzzy, perancangan perangkat keras robot, dan perancangan perangkat lunak dalam pengimplementasian
Lebih terperinciBAB III PERANCANGAN DAN PEMBUATAN APLIKASI
BAB III PERANCANGAN DAN PEMBUATAN APLIKASI Dalam bab ini akan dibahas mengenai perancangan dan pembuatan aplikasi dengan menggunakan metodologi perancangan prototyping, prinsip kerja rangkaian berdasarkan
Lebih terperinciLatihan 19 Maret 2013
Arsitektur Komputer Latihan 19 Maret 2013 Nama : Neige Devi Samyono (55412277) Shekar Denanda (56412970) Kelas : 2IA15 Tahun : 2013/2014 Mata Kuliah : Arsitektur Komputer Dosen : Fauziah S.Kom JURUSAN
Lebih terperinciSIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILINX
Konferensi Nasional Sistem Informasi 23, STMIK Bumigora Mataram 4-6 Pebruari 23 Makalah Nomor: KNSI-343 SIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILINX Ayu Astariatun, Nelly Sulistyorini 2,
Lebih terperinciRegister & Counter -7-
Sistem Digital Register & Counter -7- Missa Lamsani Hal 1 Register dan Pencacah Register adalah kumpulan elemen-elemen memori yang bekerja bersama sebagai satu unit. Pencacah (counter) adalah merupakan
Lebih terperinciRANGKAIAN CASCADE PADA RANGKAIAN SEQUENTIAL ASINKRON
JETri, Volume 1, Nomor 1, Agustus 2001, Halaman 33-44, ISSN 1412-0372 RANGKAIAN CASCADE PADA RANGKAIAN SEQUENTIAL ASINKRON Kuat Rahardjo T.S. Dosen Jurusan Teknik Elektro-FTI, Universitas Trisakti Abstract
Lebih terperinciTSK505 - Sistem Digital Lanjut. Eko Didik Widianto
Desain TSK505 - Sistem Digital Lanjut Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang metodologi desain sistem digital menggunakan Xilinx ISE dan pengantar
Lebih terperinciMODUL DASAR TEKNIK DIGITAL
MODUL DASAR TEKNIK DIGITAL ELECTRA ELECTRONIC TRAINER alexandernugroho@gmail.com HP: 08112741205 2/23/2015 BAB I GERBANG DASAR 1. 1 TUJUAN PEMBELAJARAN Peserta diklat / siswa dapat : Memahami konsep dasar
Lebih terperinciMAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR
MAKALAH TEKNIK DIGITAL RANGKAIAN FLIP-FLOP DASAR DISUSUN OLEH : Rendy Andriyanto (14102035) Sania Ulfa Nurfalah (14102039) LABORATORIUM TEKNIK ELEKTRONIKA DAN TEKNIK DIGITAL SEKOLAH TINGGI TEKNOLOGI TELEMATIKA
Lebih terperinciBAB I PENDAHULUAN. digunakan untuk mengontrol dan bisa diprogram sesuai dengan kebutuhan, yang
BAB I PENDAHULUAN 1.1. Latar Belakang Masalah PLC (Programmable Logic Control) merupakan suatu peralatan yang digunakan untuk mengontrol dan bisa diprogram sesuai dengan kebutuhan, yang biasanya digunakan
Lebih terperinci=== PENCACAH dan REGISTER ===
=== PENCACAH dan REGISTER === Pencacah Pencacah adalah sebuah register yang mampu menghitung jumlah pulsa detak yang masuk melalui masukan detaknya, karena itu pencacah membutuhkan karakteristik memori
Lebih terperinciReview Kuliah. TSK205 Sistem Digital. Eko Didik Widianto
TSK205 Sistem Digital Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Review Kuliah Sebelumnya dibahas tentang rangkaian kombinasional yang nilai keluarannya di suatu saat hanya ditentukan oleh
Lebih terperinciSIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILLINX
SIMULASI RANGKAIAN DIGITAL MESIN PENJUAL KOPI DENGAN XILLINX Nama :Ayu Astariatun NPM :16409291 Jurusan :Teknik Elektro Pembimbing :Dr. Ir. Hartono Siswono, MT Latar Belakang Masalah Vending machine adalah
Lebih terperinciKuliah#11 TSK205 Sistem Digital - TA 2011/2012. Eko Didik Widianto. Teknik Sistem Komputer - Universitas Diponegoro
: : Kuliah#11 TSK205 Sistem Digital - TA 2011/2012 Eko Didik Teknik Sistem Komputer - Universitas Diponegoro Umpan Balik : Sebelumnya dibahas tentang rangkaian kombinasional yang nilai keluarannya di suatu
Lebih terperinciFlip-Flop (FF) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto. Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom
Flip-Flop (FF) Disusun oleh: Tim dosen SLD Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom November 2015 Urut-Urutan Pembentukan Flip-Flop Fungsi Boolean
Lebih terperinciField Programmable Gate Array (FPGA) merupakan perangkat keras yang nantinya akan digunakan untuk mengimplementasikan perangkat lunak yang telah diran
DISAIN DAN IMPLEMENTASI FULL ADDER DAN FULL SUBSTRACTOR SERIAL DATA KEDALAM IC FPGA SEBAGAI PERCEPATAN PERKALIAN MATRIKS DALAM OPERASI CITRA Drs. Lingga Hermanto, MM,. MMSI., 1 Shandi Aji Pusghiyanto 2
Lebih terperinciPENDAHULUAN SISTEM DIGITAL
PENDAHULUAN SISTEM DIGITAL a. Representation of Logic Function Sejarah sampai terbentuknya Logic function Pada awalnya saat ingin membuat suatu rangkaian, komponen-komponen yang ada harus dirangkai, kemudian
Lebih terperinciBAB III PERENCANAAN DAN REALISASI SISTEM
42 BAB III PERENCANAAN DAN REALISASI SISTEM Pada bab ini dijelaskan pembuatan alat yang dibuat dalam proyek tugas akhir dengan judul rancang bangun sistem kontrol suhu dan kelembaban berbasis mirkrokontroler
Lebih terperinciDCH1B3 Konfigurasi Perangkat Keras Komputer
/2/26 CHB3 Konfigurasi Perangkat Keras Komputer Rangkaian ekuensial /2/26 /2/26 Inti pembelajaran Memahami Pengertian Rangkaian ekuensial. Menyebutkan dan menjelaskan cara kerja R Latch, Latch, Flip-Flop.
Lebih terperinci1. FLIP-FLOP. 1. RS Flip-Flop. 2. CRS Flip-Flop. 3. D Flip-Flop. 4. T Flip-Flop. 5. J-K Flip-Flop. ad 1. RS Flip-Flop
1. FLIP-FLOP Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya diatur
Lebih terperinciOperasi Counting Q 1 Q 2. Pulsa clock Belum ada pulsa Setelah pulsa # Setelah pulsa # 2
BAB IV. COUNTER TUJUAN : Setelah mempelajari bab ini mahasiswa diharapkan mampu : Menjelaskan prinsip dasar Counter Membuat Counter dasar dengan prinsip sekuensial Membedakan operasi dan karakteristik
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL Satria Indrawan Putra (18011034) Albhikautsar Dharma Kesuma (13511058) Asisten: Luqman Muh. Zagi (13208032) Tanggal Percobaan: 06/12/12 EL2195-Praktikum Sistem
Lebih terperinciMODUL IV FLIP-FLOP. Gambar 4.1 Rangkaian RS flip-flop dengan gerbang NAND dan NOR S Q Q R
MODUL IV FLIP-FLOP I. Tujuan instruksional khusus. Membangun dan mengamati operasi dari R FF NAND gate dan R FF NOR gate. 2. Membangun dan mengamati operasi logika dari R FF Clocked. 3. Mengamati cara
Lebih terperinciRANGKAIAN SEKUENSIAL
RANGKAIAN SEKUENSIAL Rangkaian Sekuensial Elemen Penyimpan dan Statenya Rangkaian yang nilai keluarannya tidak hanya tergantung dari masukan saat ini, juga dari nilai keluaran sebelumnya Rangkaian mempunyai
Lebih terperinci8. TRANSFER DATA. I. Tujuan
8. TRANSFER DATA I. Tujuan 1. Membuat rangkaian transfer data seri dan transfer data secara paralel dengan menggunakan IC yang berisi JK-FF dan D-FF. 2. Mengamati operasi transfer data seri dan dan transfer
Lebih terperinciFLIP-FLOP (BISTABIL)
FLIP-FLOP (BISTABIL) Rangkaian sekuensial adalah suatu sistem digital yang keadaan keluarannya pada suatu saat ditentukan oleh : 1. keadaan masukannya pada saat itu, dan 2. keadaan masukan dan/atau keluaran
Lebih terperinciBAB III METODE PENELITIAN. diperlukan dengan beberapa cara yang dilakukan, antara lain:
BAB III METODE PENELITIAN Dalam pembuatan kendali robot omni dengan accelerometer dan keypad pada smartphone dilakukan beberapa tahapan awal yaitu pengumpulan data yang diperlukan dengan beberapa cara
Lebih terperinciMODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL: STOPWATCH DIGITAL
MODUL 6 PROYEK PERANCANGAN RANGKAIAN DIGITAL: STOPWATCH DIGITAL Muhammad Wildan Gifari (13211061) Ferry Hermawan (13211062) Asisten: Nirmala Twinta Tanggal Percobaan: 5/12/2012 EL2195-Sistem Digital Laboratorium
Lebih terperinci