2009/2010 Course Plan. SK-208 Arsitektur Komputer Ir. Syahrul, MT.

Transkripsi

1 2009/2010 Course Plan SK-208 Arsitektur Komputer Ir. Syahrul, MT. DEPARTEMEN TEKNIK INFORMATIKA INSTITUT TEKNOLOGI HARAPAN BANGSA 2010

2 INSTITUT TEKNOLOGI HARAPAN BANGSA SEMESTER GENAP 2009/2010 (SK-208) Arsitektur Komputer SASARAN KULIAH Studi lebih jauh tentang arsitektur dan desain komputer, termasuk topik-topik seperti RISC and CISC instruction set architectures, cache memory, pipelining, and parallel machines. MATERI KULIAH Lihat uraian materi/silabus DAFTAR PUSTAKA: 1. M. Morris Mano, Computer system architecture, Prentice-Hall,1993, 2. B Govindarajalu, Computer Architecture and Organization, Tata McGraw- Hill, Mostafa Abd-El-Barr, Hesham El-Rewini, Fundamentals of Computer Organization and Architecture, John Wiley & Sons, Inc Publication, Miles J. Murdocca, Vincent P. Heuring, Principles of Computer Architecture, Prentice Hall Inc, EKSPEKTASI Setelah menyelesaikan matakuliah ini, mahasiswa diharapkan mampu memahami konsep hardware dan software, prinsip-prinsip desain arsitektur komputer & instruction set serta performa komputer. SISTEM EVALUASI Quiz-1 : 15% Quiz-2 : 15 % Tugas : 10% Makalah/presentasi : 30% Ujian Akhir Semester : 30% Syarat nilai diproses: kehadiran minimal 80%

3 MINGGU KE - TOPIK 1 Komponen Digital & Desain Logika 2 Komponen Digital & Desain Logika 3 Komponen Digital & Desain Logika PERSIAPAN (bahan yang harus dibaca mahasiswa sebelum kuliah) DP 1. Bab 1 DP 1. Bab 2 DP 1. Bab 2 4 Aritmetika Komputer (Adder) DP 2 Bab 4 DP 1 Bab 3 DP 4 Bab 3 5 Aritmetika Komputer (multpilicator,divider) 6 Arsitektur CPU & Instruction set 7 Desain Prosesor, datapath & Control DP 2 Bab 4 DP 1 Bab 3 DP 4 Bab 3 DP 2 Bab 3 DP 2 Bab 5 & 6 8 Presentasi / diskusi Half time Summary 9 Desain Sistem Memori (Cache) 10 Desain Sistem Memori (Cache & Virtual) DP 2 Bab 7 & 8 DP 2 Bab 7 & 8 11 Arsitektur Sistem DP 1 Bab 5 12 Arsitektur Sistem RISC DP 1 Bab 5 DP 3 Bab Pipeline & Pemrosesan Parallel 14 Pipeline & Pemrosesan Parallel DP 1 Bab 9, DP 2 Bab 11 DP 3 Bab 9 DP 1 Bab 9, DP 2 Bab 11 DP 3 Bab 9 15 UAS Panitia ujian

4 Uraian Materi/Silabus Matakuliah ARSITEKTUR KOMPUTER (SK-208) No Topik Sub Topik Tujuan Instruksional Khusus (TIK) Aktivitas 1 Komponen digital & Desain Logika 1.1 Gerbang Logika 1.2 Aljabar Boolean 1.3 Desain rangkaian logika 1.4 Flip-Flop 1.5 Register 1.6 Counter 1.7 Encoder & Decoder 1.8 Multiplexer & Demultiplexer mengetahui komponen digital dan mendesain rangkaian logika sebagai komponen-komponen dasar/ blok pembangun komputer. ke-1, 2 dan 3 2 Arsitektur CPU & Instruction set 1.1. Arsitektur CISC dan RISC 1.2. Tipe dan Format instruksi 1.3. Addressing mode 1.4. Tipe operand mengetahui sejumlah konsep Arsitektur CISC dan RISC serta komparasinya, modus pengalamatan dan tipe data. ke-3 dan 4 3 Aritmetika komputer 3.1 Mesin Penjumlah Serial 3.2 Mesin Penjumlah Paralel 3.3 Penjumlah/Pengurang komp Mesin Pengali 3.5 Mesin Pembagi mengetahui prinsip mesin aritmetika komputer dan algoritmanya. ke-5 dan 6 4 Desain Prosesor, Datapath & Control 4.1 Mikrooperasi 4.2 Register Transfer Language 4.3 Desain ALU 4.4 Organisasi datapath 4.5 Hardwired Control Unit mengetahui mikrooperasi dan desain ALU serta organisasi datapath dan control unit. ke-7 dan 8

5 4.6 Microprogrammed control unit No 5 Topik Desain sistem memori Cache & Virtual 6 Arsitektur Sistem Sub Topik Tujuan Instruksional Khusus (TIK) Aktivitas 5.1 Tipe memori 5.2 Karakteristik Memori 5.3 Memori utama semikonduktor RAM & ROM 5.4 Struktur & Prinsip Cache 5.5.Konsep Memori Virtual 6.1 Kode instruksi 6.2 Register Komputer 6.3 Instruksi Komputer 6.4 Timing & control 6.5 Instruksi referensi memori 6.6 Input-output & interrupt 6.7 Deskripsi komputer lengkap mengetahui tipe&karaktristik memori semikonduktor dan konsep memori cache. mendiskripsikan organanisasi sistem komputer secara lengkap dan register transfer languge & mikrooperasinya. ke-9 dan 10 ke-11 dan 12 7 Pipeline & Pemrosesan Paralel 7.1 Pipelining 7.2 Instruction pipeline 7.3 Arithmetic pipeline 7.4 RISC pipeline 7.5 Vector processing 7.6. Array Processing 7.7 Pengenalan Pemrosesn paralel mengetahui pemorsesan paralel dan pipelining. ke-13 dan 14 8 UJIAN AKHIR SEMESTER Ujian

6