Memori Utama. (Pertemuan ke-4) Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom. Diedit ulang oleh: Endro Ariyanto

Transkripsi

1 Memori Utama (Pertemuan ke-4) Diedit ulang oleh: Endro Ariyanto Prodi S1 Teknik Informatika Fakultas Informatika Universitas Telkom Januari 2016

2 Hirarki Memori Registers L1 Cache L2 Cache Main memory (RAM) Disk cache Disk (Harddisk) Optical (CD, DVD) Biaya per bit makin murah Kapasitas makin besar Waktu akses makin lama Frekuensi diakses oleh prosesor makin jarang Magnetic tape Organisasi dan Arsitektur Komputer CSG2G3/20156 #1

3 RAM (Random Access Memory) (1) Dynamic RAM (DRAM) Sel DRAM: Data berupa muatan listrik yang disimpan di kapasitor Mengapa disebut dynamic RAM? Muatan listrik yang disimpan di kapasitor cenderung mengalami kebocoran, sehingga harus selalu di-refresh DRAM digunakan untuk main memory Organisasi dan Arsitektur Komputer CSG2G3/20156 #2

4 RAM (Random Access Memory) (2) Static RAM (SRAM) Sel SRAM: Disusun dari beberapa transistor (flip-flop) Mengapa disebut static RAM? Selama masih ada listrik, maka data yang disimpan tidak hilang, sehingga tidak perlu di-refresh SRAM digunakan untuk cache memory Organisasi dan Arsitektur Komputer CSG2G3/20156 #3

5 DRAM vs SRAM DRAM SRAM (+) sederhana (-) lebih kompleks (+) dimensi lebih kecil (-) dimensi lebih besar (+) murah (-) lebih mahal (+) kapasitas besar (-) kapasitas kecil (-) perlu rangkaian refresh (+) tidak perlu di-refresh (-) biaya rangkaian refresh (+) tidak perlu rangkaian refresh memori berukuran besar lebih mahal daripada biaya memori itu sendiri (-) lebih lambat (+) lebih cepat Apa kesamaannya??? Sama-sama volatile Organisasi dan Arsitektur Komputer CSG2G3/20156 #4

6 Chip Logic DRAM 16 Mbit (4Mx4) (1) Organisasi dan Arsitektur Komputer CSG2G3/20156 #5

7 Chip Logic DRAM 16 Mbit (4Mx4) (2) Dalam satu saat dapat dibaca/ditulis data 4 bit (1 bit tiap memori plane) Terdiri dari 4 buah array berukuran 2048x2048 Alamat tiap sel ditentukan oleh alamat baris dan kolom Pin alamat baris paralel dengan alamat kolom hemat jumlah pin digunakan RAS dan CAS Terdapat 4 pin untuk data in (write) dan out (read) secara paralel digunakan WE dan OE Refresh dilakukan dengan membaca data dan menuliskannya kembali Organisasi dan Arsitektur Komputer CSG2G3/20156 #6

8 Contoh Chip Packaging (1) DRAM 16 Mbit: Alamat = 11 pin = A0-A10Digunakan oleh baris dan kolom secara bergantian setara dengan 2x11 pin = 22 pin = 2 22 alamat = 4 M alamat 1 alamat = 4 bit kapasitas = 4 M x 4 bit = 16 bit CAS untuk mengaktifkan kolom RAS untuk mengaktifkan kolom D0-D3 = data keluar (4 jalur) OE = Output Enable (memungkinkan data dibaca) WE = Write Enable = memungkinkan data disimpan ke memori Organisasi dan Arsitektur Komputer CSG2G3/20156 #7

9 Contoh Chip Packaging (2) EPROM 8 Mbit: Alamat = 20 bit (pin) = A0-A19 = 1 M alamat 1 alamat = 8 bit kapasitas = 8 x 1 Mbit = 8 Mbit Chip Enable (CE) untuk memilih chip yang aktif bila digunakan lebih dari satu chip D0-D7 = data keluar (8 jalur) Vss = ground Vcc = tegangan positif Organisasi dan Arsitektur Komputer CSG2G3/20156 #8

10 Organisasi Modul (1) Organisasi memori 256 Kbyte Terdiri dari 8 memori plane berukuran 512x512 bit Alamat terdiri dari 18 bit (9 baris, 9 kolom) Data terdiri dari 8 bit (1 byte) Organisasi dan Arsitektur Komputer CSG2G3/20156 #9

11 Organisasi Modul (2) Organisasi dan Arsitektur Komputer CSG2G3/20156 #10

12 Organisasi Modul (3) Organisasi memori 1 Mbyte Terdiri dari 4 buah bank memori masing-masing berukuran 256 kbyte (4 kolom A, B, C, D) Alamat terdiri dari 20 bit (2 bit MSB digunakan untuk memilih group chip A, B, C, atau D) Organisasi dan Arsitektur Komputer CSG2G3/20156 #11

13 Advanced DRAM (1) Synchronous DRAM (SDRAM) Pertukaran data didasarkan pada signal clock eksternal tanpa wait state Kecepatan sesuai dengan kecepatan prosesor atau bus memori Selama proses pencarian data, CPU dapat melakukan tugas lain (tidak perlu menunggu, karena CPU tahu kapan data sudah tersedia) Organisasi dan Arsitektur Komputer CSG2G3/20156 #12

14 Advanced DRAM (2) Contoh: SDRAM read timing Burst length = 4 = T3-T6, CAS latency = 2 = T1-T2 Burst length = banyaknya clock untuk mengirimkan data (1, 2, 4, 8, full page) Latency = banyaknya clock yang diperlukan untuk persiapan sebelum data dikirimkan Double Data Rate SDRAM (DDR-SDRAM) Sama seperti SDRAM, tetapi dapat mengirimkan data 2x dalam satu clock Organisasi dan Arsitektur Komputer CSG2G3/20156 #13

15 Advanced DRAM (3) Contoh: IBM 64 Mb SDRAM Organisasi dan Arsitektur Komputer CSG2G3/20156 #14

16 Advanced DRAM (4) Rambus DRAM (RDRAM) Diadopsi oleh Intel untuk Pentium dan Itanium Pesaing model SDRAM Bus alamat support s.d. 320 chip RDRAM Transfer data s.d. 1,6 GBps (2 x 800 MBps) Impedance, clock, dan signal didefinisikan secara tepat Jalur data sebanyak 18 bit (16 data, 2 parity) Jalur RC (8 bit) digunakan untuk alamat dan signal control Memory request tidak menggunakan RAS, CAS, R/W atau CE, tetapi melalui high speed bus yang memuat informasi: alamat yang diinginkan jenis operasi jumlah byte dalam operasi Pengiriman data secara synchronous Organisasi dan Arsitektur Komputer CSG2G3/20156 #15

17 Advanced DRAM (5) Struktur RDRAM Organisasi dan Arsitektur Komputer CSG2G3/20156 #16

18 Advanced DRAM (6) Cache DRAM (CDRAM) Penggabungan sejumlah kecil SRAM (16 kbit) ke dalam chip DRAM Tujuan: Sebagai cache seperti cache pada prosesor yang terdiri dari 64 line Sebagai buffer akses blok data serial, misal untuk refresh screen Organisasi dan Arsitektur Komputer CSG2G3/20156 #17

19 ROM dan RAM Organisasi dan Arsitektur Komputer CSG2G3/20156 #18

20 Read Only Memory (ROM) ROM (Read Only Memory) PROM (Programmable ROM) EPROM (Erasable PROM) EEPROM (Electrically EPROM) Flash Memory Organisasi dan Arsitektur Komputer CSG2G3/20156 #19

21 Read Only Memory (ROM) Data bersifat permanen (non-volatile) Nilai data dihasilkan dari kombinasi rangkaian logika di dalamnya Penulisan data dilakukan pada saat pembuatan chip Data tidak dapat dihapus Aplikasi: Library subroutine untuk fungsi-fungsi yang sering digunakan Program sistem Tabel fungsi, dll BIOS (Basic Input Output System) Kapan data bisa hilang??? Organisasi dan Arsitektur Komputer CSG2G3/20156 #20

22 Programmable ROM (PROM) Data ditulis sesudah chip dibuat Digunakan bila jumlahnya tidak terlalu besar (bukan mass product) dan memori memuat data khusus Non-volatile Hanya dapat ditulisi satu kali Penulisan data dilakukan secara elektrik dengan PROM programmer Sel memori dibakar (burning-in) dengan arus listrik yang cukup besar, lokasi bit akan terbakar dan menunjukkan sebuah nilai (0 atau 1) Data tidak dapat dihapus Lebih fleksibel daripada ROM Contoh aplikasi: BIOS Organisasi dan Arsitektur Komputer CSG2G3/20156 #21

23 Erasable PROM (EPROM) Data ditulis sesudah chip dibuat Non-volatile Proses baca dan tulis secara elektrik Data dapat dihapus dan ditulisi berulang-ulang dengan radiasi ultraviolet Sinar tersebut melewati celah di kumpulan chip Data dihapus dalam satuan chip (semua data dihapus) Lebih mahal daripada PROM Contoh aplikasi: BIOS Organisasi dan Arsitektur Komputer CSG2G3/20156 #22

24 Electrically EPROM (EEPROM) Data ditulis sesudah chip dibuat Non-volatile Data dapat ditulis dan dihapus kapan saja secara elektrik, data tidak perlu dihapus terlebih dahulu Data dihapus dalam satuan byte Lebih mahal daripada EPROM Kurang rapat dibanding EPROM Contoh aplikasi: BIOS Organisasi dan Arsitektur Komputer CSG2G3/20156 #23

25 Flash Memory Non-volatile Biaya dan fungsionalitas berada diantara EPROM dan EEPROM Data dihapus dalam satuan blok memori Lebih rapat dibanding EEPROM Contoh aplikasi: BIOS isinya lebih mudah diubah, termasuk oleh virus Organisasi dan Arsitektur Komputer CSG2G3/20156 #24

26 Jenis Memori Semikonduktor Organisasi dan Arsitektur Komputer CSG2G3/20156 #25

27 Penanganan Kesalahan Dengan Paritas (1) Mendeteksi kesalahan data pada level bit Bit paritas: bit ekstra yang ditambahkan pada suatu unit data terkecil digunakan dalam proses pengecekan kebenaran data ketika data akan disimpan atau dikirim dihasilkan oleh fungsi generator paritas Jenis paritas: Paritas genap (even): Menambahkan sebuah bit sehingga total bit 1 suatu word berjumlah genap Paritas ganjil (odd): Menambahkan sebuah bit sehingga total bit 1 suatu word berjumlah ganjil Dapat mendeteksi kesalahan bit berjumlah ganjil, lokasi bit tidak bisa diketahui Organisasi dan Arsitektur Komputer CSG2G3/20156 #26

28 Penanganan Kesalahan Dengan Paritas (2) parity generation network / storage error detection F(data) parity data' F(data ) parity' data append (data + parity) separate parity' parity' = parity? yes accept valid data no process for invalid data Contoh: Data = , jenis paritas = paritas genap Jika bit yang dibaca Jika bit yang dibaca Jika bit yang dibaca data dianggap valid data dianggap tidak valid data dianggap valid!! Organisasi dan Arsitektur Komputer CSG2G3/20156 #27

29 Penanganan Kesalahan Dengan Hamming Code Single Bit Biasa digunakan dalam konteks Error Control (deteksi maupun koreksi) Codeword = bit-bit data + bit paritas/kontrol Hamming distance: jumlah perbedaan bit dari dua buah codeword Hamming distance n + 1 Dapat mendeteksi n error Hamming distance 2n + 1 Dapat me-recover n error Contoh codeword dengan 7 bit informasi dan 1 bit paritas genap: Hamming distance-nya = 2 hanya dapat mendeteksi 1 bit error Organisasi dan Arsitektur Komputer CSG2G3/20156 #28

30 Penanganan Kesalahan Dengan Hamming Code Multi Bit (1) Blok data sebanyak M digit dikodekan menjadi N digit (N>M) Ditulis dengan notasi (N,M) Misal codeword terdiri dari 7 bit data + 4 bit check (11,7) Jumlah bit codeword harus memenuhi persamaan: 2 K 1 M+K K = jumlah bit kontrol; M = jumlah bit data Posisi (letak) bit-bit K ditentukan dengan rumus 2 x ; x = 0, 1, 2, 3,... Posisi bit dimulai dari posisi ke-1, bukan ke-0!!! M/N = code rate atau code efficiency 1 - M/N = redundancy Dapat mendeteksi kesalahan sebanyak 2 bit Dapat menentukan posisi bit yang error jika terjadi kesalahan sebanyak 1 bit Recovery dilakukan dengan meng-inverse bit pada posisi yang salah Organisasi dan Arsitektur Komputer CSG2G3/20156 #29

31 Penanganan Kesalahan Dengan Hamming Code Multi Bit (2) Contoh bit-bit data: (7 bit) Jumlah bit codeword: 2 K 1 M+K Jika K = (salah) Jika K = (ok) Cara menentukan bit-bit K: Cara 1: C1 = hasil XOR semua data yang bit ke-1 dari kanan nomor datanya bernilai 1 C2 = hasil XOR semua data yang bit ke-2 dari kanan nomor datanya bernilai 1 C4 = hasil XOR semua data yang bit ke-3 dari kanan nomor datanya bernilai 1 C8 = hasil XOR semua data yang bit ke-4 dari kanan nomor datanya bernilai 1 Organisasi dan Arsitektur Komputer CSG2G3/20156 #30

32 Penanganan Kesalahan Dengan Hamming Code Multi Bit (2) Data = (7 bit) C1 = = 1 C2 = = 0 C4 = = 0 C8 = = 1 Hasil = Organisasi dan Arsitektur Komputer CSG2G3/20156 #31

33 Penanganan Kesalahan Dengan Hamming Code Multi Bit (2) Cara 2: Lakukan penjumlahan modulo 2 (biner) semua nomor posisi bit data yang bernilai 1 Hasil: Organisasi dan Arsitektur Komputer CSG2G3/20156 #32

34 Penanganan Kesalahan Dengan Hamming Code Multi Bit (3) Pendeteksian kesalahan (decoder): Jumlahkan (modulo 2) semua posisi bit yang bernilai 1 (termasuk bit check) Jika hasilnya 0 tidak terjadi kesalahan Jika hasilnya 0 hasil penjumlahan merupakan posisi bit yang salah Contoh jika terjadi error sebanyak 1 bit (bit ke-11): Recovery: invert bit ke-11 terjadi kesalahan pada bit ke-1011 (ke-11) Organisasi dan Arsitektur Komputer CSG2G3/20156 #33

35 Penanganan Kesalahan Dengan Hamming Code Multi Bit (4) Contoh jika terjadi error sebanyak 2 bit (bit ke-11 dan bit ke-1): kesalahan terdeteksi, posisi bit yang salah tidak diketahui Contoh jika terjadi error sebanyak 3 bit (bit ke-11, bit ke-1, dan bit ke-10): kesalahan tidak terdeteksi! Organisasi dan Arsitektur Komputer CSG2G3/20156 #34

36 Penerapan Pendeteksi Kesalahan Bit Digunakan pada aplikasi yang punya batasan single-bit error, misalnya: error correcting semiconductor memory system Jarang digunakan pada komunikasi data atau jaringan komputer, dimana probabilitas terbesar error yang terjadi adalah burst error Organisasi dan Arsitektur Komputer CSG2G3/20156 #35

37 Referensi [STA10] Stalling, William Computer Organization and Architecture: Designing for Performance. 8 th edition Organisasi dan Arsitektur Komputer CSG2G3/20156 #36